JPS61131058A - デ−タ転送制御方式 - Google Patents

デ−タ転送制御方式

Info

Publication number
JPS61131058A
JPS61131058A JP25357184A JP25357184A JPS61131058A JP S61131058 A JPS61131058 A JP S61131058A JP 25357184 A JP25357184 A JP 25357184A JP 25357184 A JP25357184 A JP 25357184A JP S61131058 A JPS61131058 A JP S61131058A
Authority
JP
Japan
Prior art keywords
input
output device
processing unit
central processing
poling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25357184A
Other languages
English (en)
Inventor
Kenichi Abo
阿保 憲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25357184A priority Critical patent/JPS61131058A/ja
Publication of JPS61131058A publication Critical patent/JPS61131058A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ転送制御方式に関し、特に入出力装置
相互間にてデータ転送を行うデータ転送制御方式に関す
るものである。
〔従来の技術〕
中央処理装置と複数の入出力装置とがシリアルインタフ
ェースで接続されるシステムは、第4図に示すように構
成されている。即ち、中央処理装置1は打鍵入力装置と
表示装置からなる入出力装置2−1 、2−2 ・・と
印刷装置からなる入出力装置2−nとがシリアルインタ
フェース3で接続されている。
上記した構成で、入出力装置2−1.2−2  ・・2
−nがバッファを持たない場合と各入出力装置にバ・7
フ1を持っている場合が従来から用いられている。
前者は中央処理装置1の送信要求(以後ポーリングと記
す)に対して入出力装置、例えば2−1が1バイト単位
の応答を行い、中央処理装置1は受は取ったデータの表
示、或いはクリック音の発生指示をライトコマンドにて
、入出力装置2−1へ送信する。この場合には、入出力
装置に対応したバッファを中央処理装置1に必要とした
後者の各入出力装置にバッファを設けた場合は、入出力
装置、例えば2−1は入力打鍵装置から入力されるデー
タを自らのバッファを用いて、独自の処理を行い、中央
処理装置1のポーリングに対して、その要求に応答し、
それ以後の処理を中央処理装置1に委託し、前者より効
率面で優れている。
反面、例えば、ディスプレイされている内容をプリンタ
に出力するというハードコピーの処理の如(、入出力装
置2−1から2−2にデータを転送する場合には、前者
は中央処理装置1内の入出力装置2−1に対応するバッ
ファの内容を入出力装置2−2に対応するバッファに転
送すればよく処理が簡単となる利点があるが、後者の場
合には、中央処理装置1が入出力装置2−1(例えばプ
リンタ)のバッファを読み取り、これを入出力装置2−
2のバッファに書き込む操作が必要であり、データ転送
処理が複雑となると云う問題がある。
〔発明が解決しようとする問題点〕 この発明は、以上のような従来の状況から、特に入力処
理の効率のよい、入出力装置がバッファを有するシステ
ムにて、入出力装置間のデータ転送が効率良く行えるデ
ータ転送制御方式を提供するものである。
〔問題点を解決するための手段〕
この発明は、以上のような問題点を解決するために、所
要の入出力装置にシリアルインターフェースを占有する
機能と他入出力装置にポーリング処理を行う機能とを備
えると共に、中央処理装置に入出力装置の占有要求によ
ってポーリング処理を中断する機能と入出力装置の占有
終了に基づいてポーリングを再開する機能とを備えて、
入出力装置がインタフェースの占有を行い、入出力装置
相互間にてデータ転送を行うのである。
〔作用〕
上記の入出力装置の占有は、占有要求によって中央処理
装置がポーリングを中止し、替わって入出力装置がポー
リング処理を行い、占有の終了によって中央処理装置が
ポーリングを再開することによって行われ、データ転送
が中央処理装置を介さず処理の簡素化が図れる。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
第1図は本発明の一実施例を示す要部ブロック図、第2
図は本発明の動作を示す入出力装置のフローチャート、
第3図は本発明の動作を示す中央処理装置のフローチャ
ートである。中央処理装置には、占有信号受付部11と
駆動部12とポーリング処理部13が設けである。占有
信号受付部11は、所要入出力装置からの占有信号の受
付けを行い、入出力装置の占有要求と占有終了信号によ
って、駆動部12の停止、作動を行う。駆動部12が停
止すると中央処理装置1のポーリング処理部13はポー
リング処理を中止し、駆動部12が作動すると、ポーリ
ング処理部13はポーリング処理を行う。
要するに、中央処理装置1は入出力装置の占有要求によ
ってポーリング動作を中止し、入出力装置の占有終了に
よってポーリング動作を再開する。
所要とする入出力装置、例えば2−1には、占有信号の
送受部21とポーリング処理部22が設けである。送受
部21は、自装置がシリアルインターフェースを占有す
る際に、中央処理装置1に占有信号を送出する機能をも
っており、この信号による中央処理装置1の応答を受信
する機能をもっている。
ポーリング処理部22は、中央処理装置1が占有信号に
対して肯定応答を出力した際に作動する。
即ち、入出力装置2−1は、占有信号を出力し、中央処
理装置1の肯定応答によって、中央処理装置1に替わり
ポーリング処理を他の入出力装置と間にて行う。従って
、入出力装置2−1が2−nにデータを転送する際には
、入出力装置2−1がシリアルインタフェースを占有し
て、入出力装置2−nとデータ転送を行うこととなる。
終了すれば、終了信号によって中央処理装置1のポーリ
ング処理を再開することとなる。
以下、本発明の動作を第2.3図を用いて説明する。第
2図は入出力装置の動作であり、入出力装置2−1は、
中央処理装置からのポーリングの有無をしらべる。第2
図(L)の状態である。以後第2図の状態を括弧付き数
字で示す。ポーリングが有ると、自装置がシリアルイン
ターフニスを占有するや否やの決定を行う(2)。占有
するのであれば、占有要求を中央処理装置に応答する(
3)。中央処理装置からの応答の返送されるまで待つ(
4)、肯定応答(ACK)  が返送されると(5)、
占有処理、即ちポーリングを所要とする入出力装置に行
い、データ転送を行う(6)。
占有が終了すると終了信号を中央処理装置に行う(7)
。上記した中央処理装置の応答(5)が否定応答(NA
K)であると、次のポーリングを待つこととなる(11
゜終了信号を送出すると(7)、これも又次のポーリン
グを待つ+11゜ 入出力装置が占有をしない場合(即ち通常使用状態)に
は(2)、中央処理装置のポーリングに対して、データ
転送の要否を判定しく8)、データ転送の要があれば、
データを中央処理装置に転送しく9)、次のポーリング
を待つ+1)。データ転送否であると事象無しくNOE
VENT)を中央処理装置に応答しαω、次のポーリン
グを待つ。
一方、中央処理装置は第3図に示すように動作を行う。
即ち、中央処理装置は、入出力装置から占有要求の有無
をしらべ(1)、占有要求「有」であると、これに対す
る応答のACK、NAKを決定する(2)。
ACKであると、ACKを入出力装置に送出すると共に
、ポーリング処理を中止する(3)。この中止は占有が
終了する巡行われる(4)。占有の終了によって(4)
、中央処理装置はポーリングを行う(5)。勿論、占有
要求が「無」(1)の場合には通常のポーリング処理を
行うのである(5)。
以上の説明は入出力装置2−1に付いて行ったが、所要
とする他の入出力装置に適用しても何等支障されるもの
でないのは云うまでもない。
〔発明の効果〕
以上の説明から理解されるように、要するに本発明は、
入出力装置がシリアルインタフェースの占有を行5゛・
装置が所要とする他0入出力装置パjポーリング処理を
行い、中央処理装置を介することなくデータ転送が行え
るので、それだけ中央処理装置の負荷を減少し処理能力
を向上すると共に、入出力装置間のデータを転送する上
で利点の多いものとなる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す要部ブロック図、 第2図は本発明の動作を示す入出力装置のフローチャー
ト、 第3図は本発明の動作を示す中央処理装置のフローチャ
ート 第4図はシリアルインタフェースで接続されるシステム
構成図である。 図において、1は中央処理装置、2−1乃至2−nは入
出力装置、3はシリアルインタフェース、13と22は
ポーリング処理部、21は送受部をそれぞれ示す。 第1圀 第2図

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置と複数の入出力装置がシリアルインタフェ
    ースで接続され、ポーリング方式で制御されるシステム
    において、所要の前記入出力装置にシリアルインターフ
    ェースを占有する機能と他入出力装置にポーリング処理
    を行う機能とを備えると共に、前記中央処理装置に前記
    入出力装置の占有要求によってポーリング処理を中断す
    る機能と該入出力装置の占有終了に基づきポーリングを
    再開する機能とを備え、前記占有要求によって前記入出
    力装置の相互間にてデータ転送を行うようにしたことを
    特徴とするデータ転送制御方式。
JP25357184A 1984-11-29 1984-11-29 デ−タ転送制御方式 Pending JPS61131058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25357184A JPS61131058A (ja) 1984-11-29 1984-11-29 デ−タ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25357184A JPS61131058A (ja) 1984-11-29 1984-11-29 デ−タ転送制御方式

Publications (1)

Publication Number Publication Date
JPS61131058A true JPS61131058A (ja) 1986-06-18

Family

ID=17253221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25357184A Pending JPS61131058A (ja) 1984-11-29 1984-11-29 デ−タ転送制御方式

Country Status (1)

Country Link
JP (1) JPS61131058A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017529661A (ja) * 2014-08-25 2017-10-05 マツクス−プランク−ゲゼルシヤフト ツール フエルデルング デル ヴイツセンシヤフテン エー フアウMAX−PLANCK−GESELLSCHAFT ZUR FOeRDERUNG DER WISSENSCHAFTEN E.V. 高電圧フィードスルー・アセンブリ、時間分解透過型電子顕微鏡、および真空環境における電極操作の方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017529661A (ja) * 2014-08-25 2017-10-05 マツクス−プランク−ゲゼルシヤフト ツール フエルデルング デル ヴイツセンシヤフテン エー フアウMAX−PLANCK−GESELLSCHAFT ZUR FOeRDERUNG DER WISSENSCHAFTEN E.V. 高電圧フィードスルー・アセンブリ、時間分解透過型電子顕微鏡、および真空環境における電極操作の方法

Similar Documents

Publication Publication Date Title
JP3059520B2 (ja) データ処理装置及びファクシミリ装置
US5611056A (en) Method for controlling the expansion of connections to a SCSI bus
JPS61131058A (ja) デ−タ転送制御方式
JPS5833970B2 (ja) プロセッサ間通信方式
JPS58222634A (ja) ポ−リング伝送方式
JPH0418500B2 (ja)
JP2000155738A (ja) データ処理装置
JP2573790B2 (ja) 転送制御装置
JPS6154556A (ja) メモリ間デ−タ転送方式
JPH05314061A (ja) バス・インタフェース制御方式
JPH10320345A (ja) バスコントローラ
JPH01142962A (ja) データ転送制御方式
JPH10207829A (ja) バスコントローラ
JPS63205746A (ja) プログラムロ−ド方式
JPS63145560A (ja) デ−タ転送処理方式
JPH08101810A (ja) バス制御方法
JP2000003327A (ja) 入出力制御方式
JPS61246863A (ja) デ−タ転送方式
JPH0126102B2 (ja)
JPS5918733B2 (ja) デ−タ送受信制御装置
JPH0736369A (ja) プログラマブルコントローラ
JPS6240571A (ja) デ−タ転送制御回路
JPH0573473A (ja) 産業用コンピユータシステム
JPS6249742A (ja) デ−タ送受信方式
JPS6335141B2 (ja)