JPS61121632A - シリアル伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、非同期シリアルデータの伝送機能を持つ装置
をループ状に複数台接続するシステムや非同期シリアル
データの伝送の中継に使用されるシリアル伝送装置に関
する。

［従来の技術］ 従来、非同期シリアルデータの伝送としては、Ｒ５−２
３２Ｃインタフエース、２０ｍＡ力Ｌ／　し　１−　Ｊ
Ｌ／−プ。

光リンク等のインタフェースによる伝送が一般に知られ
ている。しかじ、これらは１対１のデータ伝送を基本と
しており、複数台の装置を接続してデータの授受を行う
場合には、これらの各装置をループ状に接続しなければ
ならない、このように、ループ状に各装置を接続する場
合には、受信端子からの入力信号を送信端子へバイパス
する必要があり、その方法としては次のものがある。

■　受信端子と送信端子とを直接、電気的に接続する方
法。

■　受信端子からのシリアルデータを非同期のシリアル
伝送用ＬＳＩ、すなわちシリアルコミュニケーションＬ
ＳＩ（以下、ＨＡＲＴと称する）に取り込み、再びこの
ＵＡＲＴから送信端子へ出力する方法。

［発明が解決しようとする問題点］ このような方法において、上述の■の場合には、多くの
装置をシリアルデータが経由する間に信号が変化する可
能性が生じる０例えば、装置内レベル変換器の信号伝達
特性が、”Ｈｏ”レベルから°Ｌ”レベルあるいは°°
ＬパレベルからＨ”レベルの変化に対して、その動作時
間差が存在すると、たとえ両者の差が非常に小さくても
数多くの変換器を経由することによってその時間差が拡
大するので、信号内容が変わってしまうという問題が生
ずる。さらに、■の場合には、■の場合の問題は解消さ
れるものの、　ＨＡＲＴで取り込んだデータを再び送り
出すために、伝送装置のソフトウェアに負担がかかり、
データを転送するため他の仕事の性能が低下するととも
に伝送遅れが生じるという問題がある。

そこで、本発明の目的は、上述の点に鑑み、シリアルデ
ータを再生するとともにその再生したシリアルデータを
バイパスさせるようにし、伝送信号の内容の変化による
弊害を解消し、しかも、伝送制御用ソフトウェアの負担
を軽減することができるシリアル伝送装置を提供するこ
とにある。

［問題を解決するための手段］ 上記目的を達成するために、本発明では、スタートビッ
トを含むシリアルデータを入力端子から受信し、当該シ
リアルデータに応じて、別個に作成したシリアルデータ
を出力端子から送信可能なシリアル伝送装置において、
入力端子から入力したシリアルデータを再生する再生手
段と、再生手段により再生されたシルアルデータを出力
端子に導く手段とを具備したことを特徴とする。

［作　　用］ 従って、本発明は、受信端子から入力したシリアルデー
タの中からスタートビットを検出し、このスタートビッ
トの検出により同期クロックを作成し、受信端子から入
力したシリアルデータをその同期クロー、りによりサン
プリングして新しいシリアルデータを再生して送信端子
へバイパスすることにより、受信端子から入力したシリ
アルデータを送信端子へ正確に伝えるようにする。

［実　施　例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の実施例を示す。

図において、１は受信端子、２は送信端子である。３は
レベル変換器であり、　Ｒ５−２３２Ｃインタフエース
、　２０ｏ＋Ａカレントループ、光リンク等の各インタ
フェースからの信号を装置内使用電圧レベル（例えば、
　ＴＴＬレベル）へ変換する。このレベル変換器３によ
り変換されたシリアル形態の受信４８号Ｓ１は、受信信
号ライン５を介してスタートビット検出器６に供給され
、このスタートビット検出器６により後述のようにスタ
ートビットが検出されると、この検出により同期クロッ
ク発生器７が起動される。８はサンプリング回路であり
、同期クロック発生器７からの同期クロックＳ２の波形
の立上り時に、受信信号ライン５の電圧レベルをサンプ
リングして同一レベル（例えば、丁ＴＬレベル）の受信
バイパス信号Ｓ３を受信バイパス信号ライン１８へ出力
する。

１３は送信データ選択回路であり、シリアルデータの送
受信が可能なマイクロコンピュータ１８から送受信切替
信号ライン１８に送出される送受信切替信号Ｓ４の内容
に応じて、受信時には受信バイパス信号ライン！８を介
してサンプリング回路８から得られるバイパス信号Ｓ３
をアンド回路９およびオア回路１１を介してレベル変換
器４へ送出し、送信時には送信信号ライン１７を介して
マイクロコンピュータ１８から得られる信号Ｓ５をアン
ド回路１０およびオア回路１１を介してレベル変換器４
へ送出する。このレベル変換器４は、装置内使用電圧レ
ベル（ＴＴＬレベル）を再びＲ５−２３２Ｇインタフエ
ース、　２０ｍＡカレントループ、光リンク等が扱える
信号に変換して次の装置へ伝える。

マイクロコンピュータ１８は、シリアル信号受信時には
、送受信切替信号ライン１８を”Ｈ″レベルするととも
に、スタートビット検出器６が受信データのスタートビ
ットの検出により同期クロック発生器７により同期クロ
ックライン１５に同期クロックＳ２を発生すると、その
立上り時に受信信号ライン５の電圧レベルをサンプリン
グすることによりシリアルデータの読込みが可能となる
。また、このマイクロコンピュータ１９はシリアル信号
送信時には、送受信切替信号ライン１８を”Ｌ″レベル
するとともに、送信信号ライン１７上のシリアル伝送デ
ータＳ５を送信データ選択回路１３を介して外部に出力
できる。

本実施例では、マイクロコンピュータ１日に代えてシリ
アルデータの送受信が可能ないわゆるシリアルコミユニ
ケージ、ンＬＳＩを用いることもできる。なお、第１１
ｉＵ中の１２はインバータである。

第２図は受信信号ライン５上を伝送する非同期シリアル
伝送データのキャラクタ構成の一例を示す。

キャラクタ構成は、１ビツトからなるスタートビット、
　ｂｄｌ〜ｂｄ８の８ビツトからなる送信データ、１ビ
ツトからなるパリティビット、および２ビツトからなる
ストップビットからなる。ここで、スタートビットはそ
の論理値がＬ″であり、ストップビットはその論理値が
”Ｈ”と定めておき、キャラクタとキャラクタとの間、
すなわちストップビットから次のキャラクタのスタート
ビットまではその論理値を”Ｈ”、すなわちマーク状態
とする。

次に、スタートビット検出器６によるスタートビットの
検出、および同期クロック発生器７の同期クロｌり発生
手順について、第３図の信号波形図を参照して以下に説
明する。

第３図に示すように、受信信ライン５上に供給された受
信信号Ｓ１が、マーク状態″Ｈ”レベルからスタートビ
ットのＮ　Ｌ　ＩＩレベルへと変化し、この変化状態を
スタートビット検出器６が検出すると、同期クロック発
生器７が起動され、この同期クロック発生器７がそのス
タートビットの中間点で立上がる同期クロックＳ２を作
成する。この同期クロックＳ２は、各装置間であらかじ
め定められたボーレートと同一周波数となるように発振
周波数が定められており、スタートビットをトリガとし
て以後のキャラクタを構成する各データビット信号の中
間点（中央）をサンプリングすることになる。

したがって、装置の受信時には、シリアル送受付きマイ
クロコンピュータ１９がこの同期クロックＳ２を用いて
入力データをサンプリングしてデータを取り込むと同時
に、第３図に示すような受信バイパス信号Ｓ３をサンプ
リング回路８が作成し、この受信バイパス信号Ｓ３を、
この装置が受信したものと同一のデータとして次の装置
に送信することができる。このため、レベル変換器３お
よび４によるわずかな変換誤差がたとえ生じても、装置
内部で再度波形を整形゛して出力するようにしているの
で、本発明にかかるシリアル伝送装Ｍ４０を第４図に示
すように伝送線路４１を介してループ状に多数接続し、
伝送データがこれらの多くの装置間を経由しても伝送波
形が乱れることがない。

なお、第４図中の「送」は送信端子を表わし。

同じく「受」は受信端子を表わす。

［発明の効果］ 以上説明したように本発明によれば、非同期シリアル受
信データを装置内の同期クロックでサンプリングして再
生し、その再生データを再び送信する回路構成としたの
で、伝送ラインと装置内部の電圧レベル変換速度などの
差に起因して生じるタイミング誤差をなくすことができ
るようになり、本発明にかかる装置をループ状に複数個
接続しても伝送ライン上のデータが正確にすべての装置
へ伝送される。

また１本発明は、受信データをバイパスすると同時に送
受信機能付のマイクロコンピュータまたはいわゆるシリ
アルコミュニケーションＬＳＩへ入力する構成としたの
で、受信データのバイパス機能をソフトウェアと無関係
に構成することができ、もって、ソフトウェアに対する
負担がなくなるとともに受信データバイパス処理時間が
大幅に軽減される。

【図面の簡単な説明】

第１図は本発明装置の構成の一例を示すブロック図、 第２図は第１図で示した装置で処理されるシリアル伝送
データのキャラクタ構成の一例を示す説明図、 第３図は第１図で示した装置の各部の信号波形の一例を
示す信号波形図、 第４図は本発明装置の接続例を示すブロック図である。 １・・・受信端子、 ２・・・送信端子、 ３．４・・・レベル変換器。 ５・・・受信信号ライン、 ６・・・スタートビット検出器、 ７・・・同期クロック発生器。 ８・・・サンプリング回路。 ■３・・・送信データ選択回路、 １８・・・マイクロコンピュータ。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １）スタートビットを含むシリアルデータを入力端子か
   ら受信し、当該シリアルデータに応じて、別個に作成し
   たシリアルデータを出力端子から送信可能なシリアル伝
   送装置において、 前記入力端子から入力したシリアルデータを再生する再
   生手段と、 該再生手段により再生されたシルアルデータを前記出力
   端子に導く手段とを具備したことを特徴とするシリアル
   伝送装置。 ２）特許請求の範囲第１項記載のシリアル伝送装置にお
   いて、前記再生手段は、前記入力されたシリアルデータ
   に含まれるスタートビットを検出する手段と、そのスタ
   ートビットが検出されたときに同期クロックを発生させ
   る手段と、その同期クロックにより前記入力されたシリ
   アルデータをサンプリングしてシリアルデータを再生す
   る手段とを具えたことを特徴とするシリアル伝送装置。