JPS61110254A

JPS61110254A - パルス入出力プロセッサ及びそれを用いたマイクロコンピュータ

Info

Publication number: JPS61110254A
Application number: JP59230202A
Authority: JP
Inventors: Shigeki Morinaga; 茂樹森永; Mitsuru Watabe; 満渡部
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-11-02
Filing date: 1984-11-02
Publication date: 1986-05-28
Anticipated expiration: 2009-12-14
Also published as: KR920008070B1; EP0180196A2; EP0180196B1; US4930100A; EP0180196A3; DE3575797D1; JPH06103507B2; KR860004352A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はプロセッサに係り、特にカウンタ／タイマによ
るパルス入力処理及びパルス出力処理を行うシングルチ
ップマイクロコンピュータのカウンタ／タイマに好適な
制御方式に関する。

〔発明の背景〕

従来、シングルチップマイクロコンピュータのカウンタ
／タイマについては、ＩＥＥＥ　ＭＩＣＲＯ。

ｐｅｂｒｕａｒｙ　、　１９８４年におけるＪ、Ｍ、　
８１ｂｉｇｔ　−ｒｏｔｈ　Ｋよる”Ｍａｔｏｒｏｌａ
’ｓ　ＭＣ６８ＨＣ１１：Ｄｅｆｉｎｉｔｉｏｎ　ａｎ
ｄ　Ｄｅｓｉｇｎ　ｏｆ　ａ　ＶＬＳＩ　Ｍｊｃ　−ｒ
ｏｐｒｏｃｅｓｓｏｒ”と題する文献において論じられ
ている。この文献で述べられているカウンタ／タイマの
機能は、カウンタ／タイマの本数やパルス入力を計数し
たデータを保持するキヤプチヤ・レジスタの本数、パル
ス出方発生の時間幅を決定するデータを保持するコンベ
ア・レジスタの本数は固定であり、各種機器の制御に応
用した場合、自由度という点については配慮されていな
かった。

また、Ｉｌｏのピン配置についても固定である。

〔発明の目的〕本発明の目的は従来、配慮がなされてぃなかった、カウ
ンタ／タイマの本数、キヤプチヤ・レジスタの本数、コ
ンベア・レジスタの本数に自由度を持たせ、各種機器の
制御に応用可能なシングルチップマイクロコンピュータ
の人出カ処理の制御方式を提供することＫある。

〔発明の概要〕

カウンタ／タイマはＡ’［Ｊ（Ａｒｉｔｈｅｍｕｔｉｃ
　Ｕｎｉｔ）とレジスタ群の定められたレジスタより構
成され、ＡＵによってインクリメントし、データを元に
戻すことによシ行うものである。キヤプチヤ・レジスタ
はカウンタ／タイマと同じレジスタ群の定められたレジ
スタにカウンタ／タイマのデータを転送することによっ
て行うものである。また、コンベア・レジスタについて
も、同様にレジスタ群の定められたレジスタのデータと
カウンタ／タイマのデータを人ＵＫよって比較すること
によって行う。

また、カウンタ／タイマ、キヤプチヤ・レジスタ、コン
ベア・レジスタの本数に自由度を持九せるため、ＣＰＵ
のプログラムのイニシャライズ時に、機能を設定する命
令をもち、あるレジスタ群に所望の機能を設定すること
により、入出力処理が実行される。

〔発明の実施例〕

第２図は本発明の一実施例を示すシングルチップマイク
ロコンピュータの構成を示したものである。マイクロコ
ンピュータ部は中央演算処理部（ＣＰＵ）２００．デー
タ・メモリ部（ＲＡＭ）２０１とプログラム・メモリ部
（ＲＯＭ）２０２より構成される。

入出力処理部は入出力タスク・レジスタ部２０５、タス
クデコーダ部２０６と入出力演算部２０７から構成され
ている。

マイクロコンピュータ部と入出力処理部のインターフェ
イスは、データ・バス２０３、アドレス及びコントロー
ルバス２０４によって行う。

入出力タスク・レジスタ部２０５は入出力機能を命令デ
ータと保持しているレジスタ群であり、マイクロコンピ
ュータ部よりデータ・バスを介して、入出力タスク・レ
ジスタ部２０５に機能命令データを書込むものである。

入出力タスク・レジスタ部２０５に書込まれた機能命令
データは、逐次読出され、その機能命令データに応じて
、タスク・デコーダ部２０６を介して、入出力演算部２
０７を制御する。

タスク・デコーダ部は機能命令データと入力群２０８の
信号状態により、入出力演算部２０７を制御するための
信号を発生する機能を有するものである。

入出力演算部３０７は、カウンタ／タイマのためのイン
クリメント、カウンタ／タイマのデータをキヤプチヤ・
レジスタへの転送、カウンタ／タイマのデータとコンベ
ア・レジスタのデータとの比較や出力群２０９への出力
信号発生などを行うものである。

ここで、入出力処理部の詳細なブロック構成を第１図に
示す。入出力タスク・レジスタ部は入出力タスク信号発
生回路１０１、タスク・アドレス・デーコーダ１０２と
タスク・レジスタ群１０３より構成される。各種機器を
制御するためには、多数の入出力処理タスクを実行する
必要がある。

タスク・レジスタ群１０３に多くの入出力処理タスクの
命令が記憶されている。そのため、入出力タスク信号発
生回路１０１より、タスク番号を発生し、タスク・アド
レス・デコータ１０２を介して、タスク・レジスタ群１
０３よりタスク番号に対応した入出力タスクの命令を読
出し、実行する。

各タスクは命令は、第３図に示すように、入出力タスク
番号、入出力指定カウンタ／タイマのレジスタ番号、キ
ャプチャ／コンベアのレジスタ番号。

計数条件、キャプチャ／コンベアの条件、クロック入力
のビン番号、キャプチャ／リセット入力ピン番号と出力
ピン番号のデータでアシ、入出力演算デコーダ１０４を
介して、入出力演算部２０７の制御信号１１３及び入力
ピン制御信号１１４を生成する。１１５は入力群２０８
を入力するためのビン番号制御回路である。

入出力演算部２０７はカウンタ／タイマ、キヤプチヤ・
レジスタとコンベア・レジスタとなるレジスタ群１０５
、第１のソース・ラッチ１０６、第２のソース・ラッチ
１０７、入出力演算を行うＡＵ１０８、ディスティネー
ション・ランチ１０９、出力用ラッチ群１１０１ライト
・データ・バッファ１１１とリード・データ・バッファ
１１２から構成される。

レジスタ群１０５の各タスクの命令によって指定された
レジスタがアクセスされ、入出力処理を行う。ＡＵ１０
８はインクリメント、比較などの演算を行う。

また、レジスタ群１０５、第１のソース・ランチ１０６
、第２のソース・ラッチ１０７、ＡＵ１０８、ディステ
ィネーション・ラッチ１０９、ライト・データ・バッフ
ァ１１１とリード・データ・バッファ１１２は、それぞ
れ、第１の入出力用リード・バス１１６、第２の入出力
用リード・バス１１７、入出力用ライト・バス１１８と
マイクロコンピュータのデータ・バス２０３とインター
フェイスされる入出力用インターフェイス・バス１１９
で接続されている。ライト・データ・バッファ１１１と
リード・データ・バッファ１１２はマイクロコンピュー
タからのライト・データ及びリード・データをレジスタ
群１０．５のレジスタへ書込み、読出しを行うためのバ
ッファである。

出力ラッチ群１１０は、比較を行った時の比較結果を保
持するラッチで、このラッチの出力が出力ビンに接続さ
れ、出力群２０９に信号を出力する。

第４図は入出力演算部２０７のタイミング図である。入
出力演算部２０７は、（ａ）で示される第１のクロック
信号φ里　とΦ）で示される第２のクロック信号φ２の
重なりのない２相りロック信号によって動作する。また
、第１のクロック信号φｌはマイクロコンピュータ部の
内部クロック信号である。（先ず、カウンタ／タイマの
計数後にコンベア・レジスタのデータと比較するモード
について動作を説明する。）（Ｃ）は第１の入出力用リ
ード・バス１１６の状態を示す。第１のクロック信号φ
、（ａ）が′１“のときに第１の入出力用リード・バス
１１６をプリチャージする。

第２のクロック信号φ２（ｂ）が“１”になると、カウ
ンタ／タイマのデータに従って、第１の入出力用リード
・バス１１６はディスチャージが始まり、第２のクロッ
ク信号φ２の）が１１＃の期間に、データが確立する。

第１の入出力用リード・バス１１６上のデータは第２の
クロック（ｂ）が“１＃の期間中に、第１のソース・ラ
ンチ１０６にラッチされる。（Ｃ）に第１のソース・ラ
ッチの状態を示す。

破線の時間に、第１のソース・ラッチ１０６にデータが
ラッチされる。第１のソース・ラッチ１０６にラッチさ
れたデータは、第２のクロックφ２の）が′１”の期間
にプリチャージされたＡＵ１０８のＡ端子に入力される
。一方、人Ｕ１０８のＢ端子に入力されるデータは全て
Ｏで、ＡＵ１０８は、カウンタ／タイマに必要な計数動
作を、入出力演算デコーダの信号に従って、行う。つま
り、カウンタ／タイマをインクリメントする。人ＵＩＯ
８によってインクリメントされたデータはディスティネ
ーション・ラッチ１０９へ入力され、第１のクロック信
号φｓ　（ａ）が′１″の期間中にディスティネーショ
ン・ラッチ１０９にラッチされる。そのディスティネー
ション・ラッチ１０９の状態を示したのが（ｆ）である
。次に、ディスティネーション・ラッチ１０９の出力は
、第１のクロック信号φｔ　（ａ）が“１＃の期間中に
プリチャージされる入出力用ライト・バス１１８と第１
の入出力用リード・バス１１６に入力される。（ｇ）と
（Ｃ）にそれらの状態を示す。つまり、第２のクロック
信号φ２（ｂ）が１＃の期間中に、ディスティネーショ
ン・ラッチ１０９　（ｄ）のデータに従って、第１の入
出力用リード・パス１１６（ｃ）と入出力用ライト・パ
ス１１Ｂ（ｇ）をディスチャージし、それぞれのパス上
にデータが確立される。第１の入出力用リード・パス１
１６上のデータは第１のソース−ラッチ１０６とカウン
タ／タイマと指定したレジスタ群１０５のレジスタに書
込まれる。つまり第１のソース・ラッチ１０６は比較す
るための該データを書込み、レジスタ群１０５のレジス
タをカウンタ／タイマとするため読出したレジスタに該
データを書込む。

一方、比較の基準となる基準データはｆｇ２の入出力用
リード・パス１１７を介して、第２のソース・ラッチ１
０７に書込まれる。その動作を（ｊ）。

［有］）によって説明する。

第１のクロック信号φＩ（ａ）がｌ″の期間中に、第２
の入出力用リード・パスをプリチャージする。

次の第２のクロック信号φ２（ｂ）が“１＃の期間中に
、基準データを保持しているレジスタ群１０５のコンベ
ア・レジスタのデータに従って、ディスチャージされ、
第２の入出力用リード・バス上に基準データが確立され
る。第２の入出力用リード・パスのデータは第２のクロ
ック信号φ２（ｂ）が１１″の期間中に、第２のソース
・ランチ１０７に書込まれる。

第１のソース・ラッチ１０６の出力と第２のソース・ラ
ッチ１０７の出力はそれぞれ、ＡＵ１０８のＡ端子、Ｂ
端子に入力され、比較動作が第１のクロック信号φ１（
ａ）が″１”の期間中に終了する隨と同時に、そ　　果は、出力ラッチ群１１０の指定され
たラッチに保持される。

次に、カウンタ／タイマのデータをキヤプチヤ・レジス
タへ転送する動作を説明する。

カウンタ／タイマの動作は、比較する場合と同様な動作
である。カウンタ／タイマのデータをキヤプチヤ・レジ
スタへ転送するためには、カウンタ／タイマの計数され
たデータが保持されているディスティネーション・ラッ
チ１０９によって、第１のリード・パスを介して、レジ
スタ群１０５の指定され九キヤプチヤ・レジスタに計数
されたデータ全書込むことによって行うものである。

第１の入出力用リード・バス１１６上に、第２のクロッ
ク信号φ２（ｂ）が”１”の期間中に、ディスティネー
ション・ラッチ１０９の出力に従って、データを確立さ
せ、第１のノース・ラッチ１０６にそのデータを書込む
。書込まれたデータはＡＵ１０８のＡ端子に入力され、
Ａ端子に入力され九データと同じデータをディスティネ
ーション・ランチ１０９に書込む。次に、第１のクロッ
ク信号φ、（ａ）が′ＩＮの期間中にプリチャージされ
た入出力用ライト・パス１１８上に、第２のクロック信
号φ２（ｂ）が１”の期間中にディスチャージされ、デ
ィスティネーション・ラッチ１０９のデータを確立させ
る。入出力用ライト・バス１１８上のデータは、レジス
タ群１０５の指定されたキヤプチヤ・レジスタに書込ま
れる。

以上の入出力処理部２０７を制御するのが前述した第３
図のタスク命令である。

入出力タスク番号とはタスク・レジスタ群に割付けられ
たアドレスである。入出力指定は、カウンタ／タイマの
データをキヤプチヤ・レジスタへ転送する入力処理とカ
ウンタ／タイマのデータとコンベア・レジスタのデータ
を比較する出力処理とを指定する。その指定を次に示す
。

入出力指定＝Ｏ・・・・・・入力処理指定ｌ＝１　　・
・・・・・出力処理指定カウンタ／タイマ・レジスタ番号は、レジスタ群１０５
の中からカウンタ／タイマとなるレジスタの番号を示す
。例えば、カウンタ／タイマ・レジスタ番号が１３″の
とき、レジスタ群１０５０３番目のレジスタが、そのタ
スクのカウンタ／タイマとなる。

キャプチャ／コンベア・レジスタ番号は、レジスタ群１
０５の中からキヤプチヤ・レジスタもしくはコンベア・
レジスタとなるレジスタ番号を示す。例えば、キャプチ
ャ／コンベア・レジスタ番号が′５ｐ′のとき、レジス
タ群１０５の５番目のレジスタが、そのタスクのキヤプ
チヤ・レジスタ（入力処理の場合）もしくはコンベア・
レジスタ（出力処理の場合）となる。

計数条件はカウンタ／タイマの計数のための条件である
。その内容は、クロック指定、計数制御、リセット制御クロック指定＝Ｏ・・・・・・・・・内部クロック信号
。

クロック指定＝１　・・・・・・・・・外部クロック信
号。

計数制御＝０　・・・・・・・・・　計数動作なし。

計数制御＝１　・・・・・・・・・　計数動作あり。

リセット制御＝　０　　、、、、、、、、、　　リセッ
ト動作なし。

リセット制御＝１　・・・・・・・・・　リセット動作
あり。

キャプチャ／コンベア条件は、カウンタ／タイマのデー
タの転送条件（入力処理の場合）もしくは、カウンタ／
タイマのデータの比較条件（出力処理の場合）である。

その内容は、転送条件として、転送後制御である。

転送後制御＝０　　、、、、、、　　転送後リセット動
作なし。

転送後制御＝１・・・・・・転送後リセット動作あり。

また、比較条件として、一致後制御、結果論理指定であ
る。

一致後制御＝０　・・・・・・　カウンタ／タイマのデ
ータとコンベア・レジスタのデータが一致した後リセット動作なし。

一致後制御＝１　・・・・・・　カウンタ／タイマのデ
ータとコンベア・レジスタのデータが一致した後リセット動作あり。

結果論理指定＝Ｏ・・・　カウンタ／タイマのデータが
コンベア・レジスタのデータと一致もしくは以上になった時、出力ラッチ群に′Ｏ″ を出力する。

結果論理指定＝１　°°°　カウンタ／タイマのデータ
がコンベア・レジスタのデータと一致もしくは以上になった時、出力ラッチ群に１＃を出力する。

クロック入力ピン番号は、あるタスク命令において、外
部クロックが指定された時、入出力用に用意されたピン
の中から、外部クロック君号となるビン番号である。

キャプチャ／リセット入力ピン番号もクロック入力ビン
番号と同様に、あるタスク命令においてキャプチャ信号
（入力処理の場合）もしくはリセット信号（出力処理の
場合）を、入出力用に用意されたピンの中から指定する
ためのビン番号である。

出力ビン番号は、ある出力処理のタスク命令において、
入出力用に用意されたビンの中から、出力ピンとなるビ
ン番号である。

次に第３図のタスク命令を使用して、実現できる入出力
機能を第５図、第６図、第７図及び第８図に示す。

第５図はタスク命令を次のように設定した場合の動作を
示す。図は、ディジタル量をアナログ的に表現した図で
ある。

つまり、タスク・レジスタ群１０３のｋｔ’！目のタス
ク命令は、入力処理であり、カウンタ／タイマはレジス
タ群１０５のレジスタｎ１％　キヤプチヤ・レジスタは
レジスタ群１０５のレジスタｍ１である。

計数は、ビンｐ１の信号（ｐｔ　　）を外部クロック入
力信号として行い、ビンｑ１をキャプチャ入力信号とし
、ビン（１１の信号（ｑｌ　）が“０″となったとき、
カウンタ／タイマ（レジスタｎｔ　　）のデータをキヤ
プチヤ・レジスタ（レジスタｍｌ　）へ転送し、その後
、カウンタ／タイマ（レジスタｎｌ　　）のデータをリ
セットする。

第６図は、タスク命令を次のように設定した場合の動作
を示す。

つまり、第５図とほとんど動作は同じであるが、転送後
に、カウンタ／タイマのデータをリセットせずに、計数
を続行する。

第７図は、一定のインターバルの発生などで使用する出
力機能であり、タスク命令を次のように設定した場合の
動作である。

８７図は次のようである。このタスク命令はタスク・レ
ジスタ群１０３０に３番のタスク命令であり出力処理に
設定されている。カウンタ／タイマハレシスタ群１０５
のレジスタｎ３、コンベア・レジスタはレジスタ群１ｏ
５のレジスタｍ３である。

計数は、内部クロック入力信号を用い、行う。

比較した結果は、カウンタ／タイマ（レジスタｎ３　）
のデータがコンベア・レジスタ（レジスタｍ３　）のデ
ータと一致もしくは以上になったときく、論理１０″を
出力ビンｏ３へ出力すると同時にカウンタ／タイマ（レ
ジスタｎ３）のデータをリセットする。

第８図は、デユーティ制御などに使用する出力機能であ
り、タスク命令を次のように設定した場合である。

タスク命令はタスク・レジスタ群１０３のに４番目のタ
スク命令であり、出力処理に設定されている。カウンタ
／タイマはレジスタ群１０５のレジスタ”４、コンベア
拳レジスタはレジスタ群１０５のレジスタｍ４である。

計数は内部クロック入力信号を用い、行う。カウンタ／
タイマ（レジスタ１１４　　）のデータは、リセット入
力信号が入力されているビンｑ４によってリセットされ
る。

比較した結果は、カウンタ／タイマ（レジスタｎ４　）
のデータがコンベア・レジスタ（レジスタｍ４）のデー
タと一致もしくは以上になったとき、論理″′０＃を出
力ビンｏ４へ出力する。

タスク・レジスタ群１０３はレジスタでなく、ＲＡＭ、
ＥＰＲＯＭ、ＥＥＰＲＯＭ　、Ｒ，ＯＭでもよい。

〔発明の効果〕

本発明によれば、入出力処理において、カウンタ／タイ
マの本数、キヤプチヤ・レジスタ及びコンベア・レジス
タの本数が固定でなく、簡単な命令で自由に設定できる
ので、各種機器の制御に応用可能な効果がある。

また、入出力ビンについても、自由に命令で設定できる
ため、ビンの有効活用できる効果がある。

クロック信号φｌ、φ２が、ＣＰＵのメモリサイクルで
なく、マシン・サイクルを利用することによって、より
高速化ができ、７ングルチツブマイクロコンピユータと
しての効果がある。

簡単な、タスク命令で、入出力処理の機能の設定ができ
、システムとしての自由度を持つことができる。

【図面の簡単な説明】

第１図は本発明となる入出力処理部のブロック図、第２
図は本発明となるシングルチップマイクロコンピュータ
のブロック図、第３図は本発明となるタスク命令のフォ
ーマット、第４図は第１図の入出力演算部の動作タイミ
ング図、第５図は第３図のフォーマットを使用した入力
処理例（転送後リセット）、第６図は第３図のフォーマ
ットを使用した入力処理例（転送後リセットなし）、第
７図は第３図のフォーマットを使用した出力処理例（一
致後リセット）、第８図は第３図のフォーマットを使用
した出力処理例（一致後リセットなし）をそれぞれ示す
ものである。１０１・・・入出力タスク信号発生回路、１０２・・・
タスク・アドレス・デコーダ、１０３・・・タスク・レ
ジスタ群、１０４・・・入出力演算デコーダ、１０５・
・・レジスタ群、１０６・・・第１のソース・ラッチ、
１０７・・・第２のソース・ラッチ、１０８・・・ＡＵ
。１０９・・・ディスティネーション・ラッチ、１１０・
・・出力用ラッチ群、１１１・・・ライト・データ・バ
ッファ、１１２・・・リード・データ・バッファ、１１
３・・・制御信号、１１４・・・入力ピン制御信号、１
１５・・・ピン番号制御回路、１１６・・・第１の入出
力用リード・バス、１１７・・・第２の入出力用リード
・バス、１１８・・・入出力用ライト・バス、１１９・
・・入出力用インターフェイス・バス、２００・・・Ｃ
ＰＵ、２０１・・・データ・メモリ部、２０２・・・プ
ログラム・メモリ部、２０３・・・データ・バス、２０
４・・・アドレス及びコントロール・バス、２０５・・
・入出力タスク・レジスタ部、２０６・・・タスク・デ
コーダ部、２０７・・・入出力演算部、２０８・・・入
力群、２０９・・・出力群。

Claims

【特許請求の範囲】１、マイクロコンピュータもしくはプロセッサと入出力
処理回路とを包含するものにおいて、マイクロコンピュ
ータもしくはプロセッサおよび入出力処理回路を同一チ
ップに包含させたことを特徴とする入出力処理用演算装
置。２、前記特許請求の範囲第１項記載のものにおいて、入
出力処理回路はマイクロコンピュータもしくはプロセッ
サのマシンサイクルクロック信号で作動するように構成
したことを特徴とする入出力処理用演算装置。３、前記特許請求の範囲第１項記載のものにおいて、入
出力処理用演算部と該演算部を制御する制御記憶部を有
することを特徴とする入出力処理用演算装置。４、前記特許請求の範囲第２項記載のものにおいて、制
御記憶部をプログラム可能な構成としたことを特徴とす
る入出力処理用演算装置。５、前記特許請求の範囲第３項記載のものにおいて、入
出力機能を設定する命令を制御記憶部に書込むことによ
り入出力機能を決定することを特徴とする入出力処理用
演算装置。６、前記特許請求の範囲第２項記載のものにおいてタイ
マ／カウンタ、キヤプチヤ・レジスタ及びコンベア・レ
ジスタの本数を可変にしたことを特徴とする入出力処理
用演算装置。７、前記特許請求の範囲第２項記載のものにおいて、１
／０のピン機能を可変としたことを特徴とする入出力処
理用演算装置。