JPS61108243A - デイジタル・デ−タ受信装置 - Google Patents

デイジタル・デ−タ受信装置

Info

Publication number
JPS61108243A
JPS61108243A JP59229632A JP22963284A JPS61108243A JP S61108243 A JPS61108243 A JP S61108243A JP 59229632 A JP59229632 A JP 59229632A JP 22963284 A JP22963284 A JP 22963284A JP S61108243 A JPS61108243 A JP S61108243A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
receiver circuit
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59229632A
Other languages
English (en)
Inventor
Mikio Kiyono
清野 幹雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59229632A priority Critical patent/JPS61108243A/ja
Publication of JPS61108243A publication Critical patent/JPS61108243A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は差動信号伝送方式に用いられるディジタル・デ
ータ受信装置に関する。
本発明はローカル・エリア・ネットワークのインターフ
ェースとして利用するに適する。
〔従来の技術〕
ペア・ケーブル、二芯同軸ケーブルなどの平衡伝送線路
を用いる差動信号伝送系によればディジタル信号を比較
的長い距離にわたって経済的に伝送することができるの
で、低価格が要請されるローカル・エリア・ネットワー
クなどで広く使われている。
この差動信号伝送系の一例を第4図に示す。この系では
、両端が終端抵抗16および17で終端された平衡伝送
線路18および19に王台のステーション1.2および
3が接続されており、ステーション1.2および3のそ
れぞれには差動ドライバ回路11.13および15と差
動レシーバ回路10.12および14とのそれぞれを備
えている。また、ステーション1および2とは短いケー
ブルで、ステーション2と3とは長いケーブルでそれぞ
れ接続されている。
ステーション2が送信状態で他のステーション1および
3が受信状態にあるときの動作波形図を第5図に示す。
ステーション2の差動ドライバ回路13からは平衡伝送
線路18および19に波形al11およびa19に示す
論理的に逆極性の信号が送出される。このときのステー
ション1の差動レシーバ回路10の入力信号波形はbl
Bおよび1)1.であり、波形Cで示される受信信号が
得られる。一方、ステーション2から遠距離にあるステ
ーション3の差動レシーバ14の入力信号は平衡伝送線
路の高周波損失により、波形d18およびd+9のよう
になまった波形になるが、差動レシーバ回路14の効果
より波形eに示されるように送信波形と大差のない受信
信号が得られる。以上はこの伝送系全体が正常であると
きの動作である。
次に、ステーション2の差動ドライバ回路13が故障し
、信号線19には正常な波形f’+9が送出されるが信
号1!18には異常な波形f18が送出される場合の動
作は次の通りである。ステージジン1の差動レシーバ回
路lOの入力信号は差動ドライバ回路2の送出波形f1
9およびfillと大差なく、受信信号波形gが得られ
るが、ステーション2から遠距離にあるステーション3
の差動レシーバ回路14の入力は波形りになり、その結
果として受信信号の波形は波形iになる。この受信信号
の波形iは送出信号の波形aと大きく異なるので、ステ
ーション3では受信エラーとなる。すなわち、ステーシ
ョン2の差動ドライバ回路13に障害が発生しているの
にもかかわらずステーション3に障害が発生したように
みえる。
〔発明が解決しようとする問題点〕
このような従来の差動信号伝送方式では、差動ドライバ
回路が故障したときに、その障害個所を認知し難い欠点
があった。
本発明は差動信号伝送系で、故障の発生した差動ドライ
バ回路を容易に検出し得るディジタル・データ受信装置
を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、二本の信号線からなる平衡伝送線路にその入
力が接続された差動レシーバ回路を備えたディジタル・
データ受信装置で、前i4(め問題点を解決するための
手段として、−り記平衡伝送路の一方の信号線にその人
力が接続された第一のレシーバ回路と、このレシーバ回
路の出力で駆動される第一のワンショット回路と、上記
平衡伝送路の他方の信号線にその人力が接続された第二
のレシーバ回路と、このレシーバ回路の出力で駆動され
る第二のワンショット回路と、上記第一のワンショット
回路の出力と上記第二のワンショット回路の出力との論
理積を演算する第一のアンド回路と、この第一のアンド
回路の出力と上記差動レシーバ回路の出力との論理積を
演算する第二のアンド回路とを備えたことを特徴とする
〔作用〕
1iffl来例受信回路では故障波形がそのまま出力さ
れるが、本発明の受信回路では送信側で故障が発と1:
すると、ワンショット回路の一方が受信開始後にロー状
態になり、差動レシーバ回路の出力は第二のアンド回路
の出力により阻Iトされる。
これにより故障の発生個所を同定することができる。
〔実施例〕
以下、本発明実施例装置を図面に基づいて説明する。
第1図はこの実施例装置の構成を示すブロック構成図で
ある。第2図はこの実施例装置の正常状態時の動作を示
すタイミングチャートである。第3図はこの実施例装置
が接続されている差動信号伝送系の送信側での故障発生
時のこの実施例装置の動作を示すタイミングチャートで
ある。
まず、この実施例装置の構成を第1図に基づいて説明す
る。この実施例装置は、第一のレシーバ回路20と、第
一のワンショット回路21と、第二のレシーバ回路22
と、第二のワンショット回路23と、第一のアンド回路
24と、差動レシーバ回路25と、第二のアンド回路2
6と、出力端子29とを備える。
第一のレシーバ回路20の入力は外部の平衡伝送線路の
一方の線路27に接続され、第一のレシーバ回路20の
出力は第一のワンショット回路21の入力に接続される
。第二のレシーバ回路22の入力は外部の平衡伝送線路
の他方の線路28に接続され、第二のレシーバ回路22
の出力は第二のワンショット回路23の入力に接続され
る。第一のワンショット回路21の出力は第一のアンド
回路24の一方の入力に接続され、第二のワンショット
回路23の出力は第一のアンド回路24の他方の入力に
接続される。
差動レシーバ回路25の一方の入力は外部の平衡伝送線
路の一方の線路27に接続され、差動レシーバ回路25
の他方の否定人力は外部の平衡伝送線路の他方の線路2
8に接続される。差動レシーバ回路25の出力は第二の
アンド回路26の他方の入力に接続され、第二のアンド
回路26の出力は出力端子29に接される。
次に、この実施例装置の動作を第1図ないし第3図に基
づいて説明する。第2図は平衡伝送線路27および28
ヘデータr01111110jの繰返し信号が送出し始
められたときの受信動作を示す。
信号綿27−L、の信号波形a′は信号線2B上の信号
波形b′と論理的に逆極性である。両信号波形は第一の
レシーバ回路20と第二のレシーバ回路22とで受信さ
れ、それぞれ受信波形C′および受信波形d′になる。
受信波形では「7」ビット・タイム毎に信号レベルが立
上がるかまたは立下っている。
これはHD L C規約による信号伝送で行われる「0
」挿入によるものであり、同一レベルが「7」ビット・
タイム以上連続することはない。第一のレシーバ回路2
0に接続された第一のワンショット回路21ば入力信号
の立」二がりで差動を開始する。
すなわち、人力信号が立上がるとその出力信号e′は立
」二かり、「8」ビット・タイム以内に再び入力信号が
立上がると、その出力信号はハイ状態に保持されるよう
に時定数が設定されている。したかって、第2図に示す
ような受信状態では、受信開始後にワンショット回路2
1の出力波形e′のハイ状態が続く。第二のワンショッ
ト回路23も同じ時定数が設定されていて上記と同様な
動作が行われる。差動レシーバ回路25の受信信号h′
は上記ワンショット回路出力の論理積出力g′とアンド
回路26で論理的がとられ、正常な受信信号i′が出力
される。以上が正常時の動作である。
一方、受信開始後に送信側で故障が発生した場合の動作
を第3図に示す。信号線27の信号波形a″は正常に送
出されているが信号線2Bの信号波形b″は途中で正常
なレヘルの信号の送出ができなくなり、中間レベルに固
定される。このときに、第一のレシーバ回路20では正
常な受信動作が行われて、第一のワンショット回路21
の出力e”は受信開始後にハイ状態に保持される。これ
に対して、第二のレシーバ回路22の出力は受信波形d
”になる。
第二のワンショット回路23の入力信号波形d ppに
は立上がりが最初の一回に限られるので、この立−にが
りの[81ビツト・タイム後にはその出力がロー状態に
なる。差動レシーバ回路25はこのように送信異常が発
生しても入力波形が大きくなまっていない限り正常な受
信が可能でその出力信号h″は正常である。しかし、第
二のワンショット回路23の出力f″が受信開始後「8
」ビット・タイム後にロー状態になるので、差動レシー
バ回路25の出力はアンド回路26により出力されない
。すなわち、正常な受信信号が出力されない。
平衡伝送線路に送出される信号が所定時間内に変化する
ことが本発明の実施には必要となるが、長距離の信号伝
送ではHDT、C規約における「0」挿入や調歩同期式
のが多く採用されこの要求は満される。
〔発明の効果〕
本発明はディジタル・データ受信装置で平衡伝送線路の
二本の信号線に独立したレシーバ回路とワンショット回
路が接続されて、各々の信号線上の信号レヘルの変化が
継続することが監視されるので、差動信号伝送系の故障
を容易に検出できる効果がある。
【図面の簡単な説明】
第1図は本発明実施例装置の構成を示すブロック構成図
。 第2図は本発明実施例装置の正常時での動作を示すタイ
ミングチャート。 第3図は本発明実施例装置の異常時での動作を示すタイ
ミングチャート。 第4図は従来例装置の構成を示すブロック構成図。 第5図は従来例装置の動作を示すタイミングチャート。 1.2.3・・・ステーション、10.12.14・・
・差動レシーバ回路、11.13.15・・・差動ドラ
イバ回路、16.17・・・終端抵抗、18.19・・
・差動伝送線路、20.22・・・レシーバ回路、21
.23・・・ワンショット回路、24.26・・・アン
ド回路、25・・・差動レシーバ回路、27.28・・
・平衡伝送線路、29・・・出力端子。 兜 1 図 Q′ 児 2 ロ 0′ d′ 蔦 3 図

Claims (1)

    【特許請求の範囲】
  1. (1)二本の信号線からなる平衡伝送線路にその入力が
    接続された差動レシーバ回路を備えたディジタル・デー
    タ受信装置において、 上記平衡伝送路の一方の信号線にその入力が接続された
    第一のレシーバ回路と、 このレシーバ回路の出力で駆動される第一のワンショッ
    ト回路と、 上記平衡伝送路の他方の信号線にその入力が接続された
    第二のレシーバ回路と、 このレシーバ回路の出力で駆動される第二のワンショッ
    ト回路と、 上記第一のワンショット回路の出力と上記第二のワンシ
    ョット回路の出力との論理積を演算する第一のアンド回
    路と、 この第一のアンド回路の出力と上記差動レシーバ回路の
    出力との論理積を演算する第二のアンド回路と を備えたことを特徴とするディジタル・データ受信装置
JP59229632A 1984-10-31 1984-10-31 デイジタル・デ−タ受信装置 Pending JPS61108243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59229632A JPS61108243A (ja) 1984-10-31 1984-10-31 デイジタル・デ−タ受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59229632A JPS61108243A (ja) 1984-10-31 1984-10-31 デイジタル・デ−タ受信装置

Publications (1)

Publication Number Publication Date
JPS61108243A true JPS61108243A (ja) 1986-05-26

Family

ID=16895236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59229632A Pending JPS61108243A (ja) 1984-10-31 1984-10-31 デイジタル・デ−タ受信装置

Country Status (1)

Country Link
JP (1) JPS61108243A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035368A (ja) * 2006-07-31 2008-02-14 Denso Corp 通信システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035368A (ja) * 2006-07-31 2008-02-14 Denso Corp 通信システム
US8125293B2 (en) 2006-07-31 2012-02-28 Denso Corporation Communication system using differential two-wire type of communication line

Similar Documents

Publication Publication Date Title
JPS61108243A (ja) デイジタル・デ−タ受信装置
CA2088210A1 (en) Procedure for synchronizing circuit elements of a telecommunications system
JP3218690B2 (ja) データ伝送システムの時刻同期方法
JP2922418B2 (ja) 系統安定化用信号伝送方法
JPS60145744A (ja) 二線式双方向バ−スト伝送制御方式
JPS62171349A (ja) 通信制御装置
JP3117515B2 (ja) 回線テスト方法
JPS598101B2 (ja) 局内伝送路監視方式
JPH0563715A (ja) 従局障害監視方式
JPH05199250A (ja) クロック切替方式
JPS632066B2 (ja)
JP2581166B2 (ja) 時刻情報伝送方式
JPH0144063B2 (ja)
JP2869284B2 (ja) シグナリング信号誤り保護回路
JPH02306735A (ja) 通信制御装置
JPH11341080A (ja) 伝送システム
JPS60117837A (ja) 警報信号転送方式
JPH0624329B2 (ja) データー通信方法
JPS60204144A (ja) バス型通信システムにおける障害検出方式
JPH0799820B2 (ja) 回線切替装置
JP2000270044A (ja) 通信制御装置
JPS60165149A (ja) デ−タ伝送方式
JPH01117540A (ja) 障害通信回線切断回路
JPH0537602A (ja) データ伝送システムの自動折り返し試験方式
JPH0326124A (ja) データ伝送システム