JPS6092611A - 半導体素子の不純物拡散方法 - Google Patents
半導体素子の不純物拡散方法Info
- Publication number
- JPS6092611A JPS6092611A JP20053583A JP20053583A JPS6092611A JP S6092611 A JPS6092611 A JP S6092611A JP 20053583 A JP20053583 A JP 20053583A JP 20053583 A JP20053583 A JP 20053583A JP S6092611 A JPS6092611 A JP S6092611A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- boron
- time
- wafer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体素子、たとえばバイポーラＩＣトラン
ジスタ等の不純物拡散方法に関する。
ジスタ等の不純物拡散方法に関する。
従来、トランジスタのヘース拡散等を行うのに、ソース
として１３．Ｎ（−ボロンナ、フトライド）を使用し、
次の５工程を経て行っていた。すなわち■ウェハとＢＮ
を交互にボート上に配置して拡散炉内に入れ、熱を加え
てＢＮをウェハ上に飛ばし、ウェハ表面に均一の高濃度
のボロンガラス層と高濃度のボロン拡散層を形成する（
プレデボ）。■高濃度のボロンガラス層と拡散層が形成
されたウェハを拡散炉から取り出し、フッ酸中に浸漬し
、上層のボロンガラスを除去する（エツチング処理）。
として１３．Ｎ（−ボロンナ、フトライド）を使用し、
次の５工程を経て行っていた。すなわち■ウェハとＢＮ
を交互にボート上に配置して拡散炉内に入れ、熱を加え
てＢＮをウェハ上に飛ばし、ウェハ表面に均一の高濃度
のボロンガラス層と高濃度のボロン拡散層を形成する（
プレデボ）。■高濃度のボロンガラス層と拡散層が形成
されたウェハを拡散炉から取り出し、フッ酸中に浸漬し
、上層のボロンガラスを除去する（エツチング処理）。
■再度拡散炉に入れて、ボロン拡散層の表面を酸化する
（ＬＴＯ）。■拡散炉から再度取り出して、またエツチ
ング処理を行い、表面の汚染層を除去する。０表面に清
浄な部分が形成されたウェハを拡散炉に入れて加熱し、
ボロン拡散を行う（ドライブイン）の順で行っていた。
（ＬＴＯ）。■拡散炉から再度取り出して、またエツチ
ング処理を行い、表面の汚染層を除去する。０表面に清
浄な部分が形成されたウェハを拡散炉に入れて加熱し、
ボロン拡散を行う（ドライブイン）の順で行っていた。
しかし、このような従来の拡散方法では、工程数が多く
、拡散炉への出入れも何回か行われるので処理時間が長
くなり、処理ロット数が少ないという欠点があった。ま
たソースにＢＮを使い、これを飛ばすものであるから、
拡散炉内のガスの影響を受け、シート抵抗のバラツキが
多く、その二１ントロールが難しい上に、結晶欠陥も発
生するという欠点があった。
、拡散炉への出入れも何回か行われるので処理時間が長
くなり、処理ロット数が少ないという欠点があった。ま
たソースにＢＮを使い、これを飛ばすものであるから、
拡散炉内のガスの影響を受け、シート抵抗のバラツキが
多く、その二１ントロールが難しい上に、結晶欠陥も発
生するという欠点があった。
それゆえに、この発明の目的は、上記従来方法の欠点を
解消し、拡散のための処理時間を短くするとともに、量
産性を改善し、かつシート抵抗のバラツキの少ないもの
が得られる半導体素子の不純物拡散方法を提供すること
である。
解消し、拡散のための処理時間を短くするとともに、量
産性を改善し、かつシート抵抗のバラツキの少ないもの
が得られる半導体素子の不純物拡散方法を提供すること
である。
上記目的を達成するために、この発明の半導体素子の不
純物拡散方法は、半導体ウェハ上にスピンオン法でポリ
ボロンフィルム（Ｐ Ｂ Ｆ）を塗布し、塗布後の半導
体ウェハを複数個ボート上に載置して、拡散炉内に収納
し、比較的低温と高温の２段階加熱を連続してなし、前
記拡散炉へ１回の収納でプレデボとドライブインを行う
ようにしている。
純物拡散方法は、半導体ウェハ上にスピンオン法でポリ
ボロンフィルム（Ｐ Ｂ Ｆ）を塗布し、塗布後の半導
体ウェハを複数個ボート上に載置して、拡散炉内に収納
し、比較的低温と高温の２段階加熱を連続してなし、前
記拡散炉へ１回の収納でプレデボとドライブインを行う
ようにしている。
以下、実施例により、この発明をさらに詳細に ′説明
する。
する。
この発明の１実施例として、ｌ・ランジスタのベース拡
散を行う場合を説明する。
散を行う場合を説明する。
まず第１の段階では、第１図（ａ）に示すように、シリ
コン（Ｓｉ）基１１上に二酸化シリコン（ＳｉＯ２）層
２が形成され、この二酸化シリコン層２にベース開［１
３が設げられてなるウェハ４のパターン上に、第１図（
ｂ）に示すようにＰＢＦ５を塗布する。この塗布ばスピ
ンオン拡散法で行われる。
コン（Ｓｉ）基１１上に二酸化シリコン（ＳｉＯ２）層
２が形成され、この二酸化シリコン層２にベース開［１
３が設げられてなるウェハ４のパターン上に、第１図（
ｂ）に示すようにＰＢＦ５を塗布する。この塗布ばスピ
ンオン拡散法で行われる。
次に、ＰＢＦ５が塗布されたウェハ４を拡散炉に入れる
。
。
ウェハ４を拡散炉に入れた状態を第２図に示している。
第２図において拡散炉１１は加熱部１２を有し、この加
熱部１２に石英管１３が挿入されるようになっており、
石英管１３には、ボー１−１４上に数十枚のウェハ４が
立てて配置され、収納されている。石英管１３には、側
方より窒素ガスＮ２や酸素ガス０２や水蒸気！（２０が
供給されるようになっており、また加熱部１２は温度制
御が可能なように構成されている。もっともここに示し
た拡散炉ｌｌ自体は、すでによく知られたものである。
熱部１２に石英管１３が挿入されるようになっており、
石英管１３には、ボー１−１４上に数十枚のウェハ４が
立てて配置され、収納されている。石英管１３には、側
方より窒素ガスＮ２や酸素ガス０２や水蒸気！（２０が
供給されるようになっており、また加熱部１２は温度制
御が可能なように構成されている。もっともここに示し
た拡散炉ｌｌ自体は、すでによく知られたものである。
拡散炉１１に入れられたウェハ４は、第３図に示す順に
したがい、温度制御及びガス制御が行われる。
したがい、温度制御及びガス制御が行われる。
拡散炉ｌｌ内は、最初８００℃に保たれており、この拡
散炉１１内に石英管１３が入れられ、石英管１３に窒素
ガスＮ２と酸素ガス０２が送られると、そのガス雰囲気
でウェハ４のＰＢＦ層５は燃焼して、第１図（Ｃ）に示
すように、ボロンガラス層６となる。
散炉１１内に石英管１３が入れられ、石英管１３に窒素
ガスＮ２と酸素ガス０２が送られると、そのガス雰囲気
でウェハ４のＰＢＦ層５は燃焼して、第１図（Ｃ）に示
すように、ボロンガラス層６となる。
第１のプロセスｐｒｌでは、上記ガス雰囲気で温度をさ
らに加熱して８００℃から９００℃にすると、ボロンガ
ラス層６からシリコン基板１中にボロンが拡散していき
、ボロン拡散領域７が形成される。この第１のプロセス
ｐｒｌは、約１０分ないし２時間程度の範囲でなされる
が、この時間によってボロン濃度が、したがってシート
抵抗Ｒ３がコントロールされる。この時間を長くすれば
ボロン濃度が濃くなり、したがってシート抵抗Ｒ８は小
さくなり、逆に時間を短くすればシート抵抗Ｒｓは大と
なる。
らに加熱して８００℃から９００℃にすると、ボロンガ
ラス層６からシリコン基板１中にボロンが拡散していき
、ボロン拡散領域７が形成される。この第１のプロセス
ｐｒｌは、約１０分ないし２時間程度の範囲でなされる
が、この時間によってボロン濃度が、したがってシート
抵抗Ｒ３がコントロールされる。この時間を長くすれば
ボロン濃度が濃くなり、したがってシート抵抗Ｒ８は小
さくなり、逆に時間を短くすればシート抵抗Ｒｓは大と
なる。
次に、第２のプロセスｐｒ２で温度を１１００℃に上昇
するとともに、ガスをＮ２＋微量０２から０２に切替え
る。ごれによりボロンガラス層６からの拡散は停止し、
ボロン拡＋ｌｌｋ領域７内のみの拡散が進行する。
するとともに、ガスをＮ２＋微量０２から０２に切替え
る。ごれによりボロンガラス層６からの拡散は停止し、
ボロン拡＋ｌｌｋ領域７内のみの拡散が進行する。
続いて、第３のプし１セスでは温度は１ｉｏｏ℃のまま
で、石英管１３内に８２０を送り、ボロン拡散領域７上
にボロン拡散の５ｉ０２膜８を形成し〔第１図（ｄ）参
照〕、高濃度ボロンガラスの濃度を落とし、その影響を
なくするようにしている。そしてプロセスｐｒ４では、
同温度でガスをＮ２＋０２にもどして形成されたＳ ｉ
０２ 屑のアニールを行っている。上述したプロセス
のつち第２のプロセスｐｒ２以降はドライブインに相当
する。このドライブインには、約１０分から数時間の時
間が費やされる。ボロン拡散領域７の深さＸば、プロセ
スｐｒ２、ｐｒ３、ｐｒ４の時間の和でコントロールさ
れ、特にプロセスｐｒ２、ｐｒ４の時間で制御される。
で、石英管１３内に８２０を送り、ボロン拡散領域７上
にボロン拡散の５ｉ０２膜８を形成し〔第１図（ｄ）参
照〕、高濃度ボロンガラスの濃度を落とし、その影響を
なくするようにしている。そしてプロセスｐｒ４では、
同温度でガスをＮ２＋０２にもどして形成されたＳ ｉ
０２ 屑のアニールを行っている。上述したプロセス
のつち第２のプロセスｐｒ２以降はドライブインに相当
する。このドライブインには、約１０分から数時間の時
間が費やされる。ボロン拡散領域７の深さＸば、プロセ
スｐｒ２、ｐｒ３、ｐｒ４の時間の和でコントロールさ
れ、特にプロセスｐｒ２、ｐｒ４の時間で制御される。
この時間を長くすると、深さＸは深くなる。
またＳｉＯ２膜８の膜厚Ｔは、プロセスｐｒ３でコント
ロールされ、この時間を長くすれば、膜厚Ｔが厚くなる
。
ロールされ、この時間を長くすれば、膜厚Ｔが厚くなる
。
第４のプロセスｐｒ４で拡散を終了し、拡散炉１１の温
度を８００℃に落とす。
度を８００℃に落とす。
なお、上記実施例での各温度８００℃、９００℃、１１
００℃は、それぞれ７００〜８００℃、８５０〜１１５
０℃、９００〜１３００℃の範囲で変更実施が可能であ
る。
００℃は、それぞれ７００〜８００℃、８５０〜１１５
０℃、９００〜１３００℃の範囲で変更実施が可能であ
る。
以上のように、この発明によれば、ウェハへのＰ Ｂ
Ｆの塗布と、拡散炉内での１回の拡散（炉への出入れが
１回）で処理が終了するので、全工程処理を短時間で行
うことができる。また短時間処理が可能な上、従来のよ
うなりＮをウェハとボート上に並置する必要がないので
、１回の拡散で大量のウェハの処理が可能であり、生産
性が大幅に向上する。さらにＰＢＦは１３ Ｎに比し、
熱容量が小さい為、熱による結晶欠陥がなく、歩留りが
アンプしかつ製品の特性が向上する。その上、ウェハ上
にＰＢＦを均一に塗布する為、ウェハ内のシート抵抗の
バラツキが非常に小さく、そのためトランジスタのｈｆ
ｅのバラツキも極端に小さくできる。
Ｆの塗布と、拡散炉内での１回の拡散（炉への出入れが
１回）で処理が終了するので、全工程処理を短時間で行
うことができる。また短時間処理が可能な上、従来のよ
うなりＮをウェハとボート上に並置する必要がないので
、１回の拡散で大量のウェハの処理が可能であり、生産
性が大幅に向上する。さらにＰＢＦは１３ Ｎに比し、
熱容量が小さい為、熱による結晶欠陥がなく、歩留りが
アンプしかつ製品の特性が向上する。その上、ウェハ上
にＰＢＦを均一に塗布する為、ウェハ内のシート抵抗の
バラツキが非常に小さく、そのためトランジスタのｈｆ
ｅのバラツキも極端に小さくできる。
第１図はこの発明の１実施例の各段階におけるウェハの
断面図、第２図はこの発明の実施に使用される拡散炉を
示す図、第３図はこの発明の１実施例の各工程における
温度制御とガス制御の状態を示す図である。 １：シリコン基板、４：半導体ウェハ、５：ポリボロン
フィルム層、 １１：拡散炉、 １４：ボート 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第１図 第２図 第３図
断面図、第２図はこの発明の実施に使用される拡散炉を
示す図、第３図はこの発明の１実施例の各工程における
温度制御とガス制御の状態を示す図である。 １：シリコン基板、４：半導体ウェハ、５：ポリボロン
フィルム層、 １１：拡散炉、 １４：ボート 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第１図 第２図 第３図
Claims (1)
- （１）半導体ウェハ上にスピンオン法でポリボロンフィ
ルムを塗布し、塗布後の半導体ウェハを複数個ボート上
に載置して、拡散炉内に収納し、比較的低温と高温の２
段階加熱を連続してなし、前記拡散炉へ１回の収納でプ
レデポとドライブインを行うようにした半導体素子の不
純物拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20053583A JPS6092611A (ja) | 1983-10-26 | 1983-10-26 | 半導体素子の不純物拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20053583A JPS6092611A (ja) | 1983-10-26 | 1983-10-26 | 半導体素子の不純物拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6092611A true JPS6092611A (ja) | 1985-05-24 |
| JPH0160932B2 JPH0160932B2 (ja) | 1989-12-26 |
Family
ID=16425917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20053583A Granted JPS6092611A (ja) | 1983-10-26 | 1983-10-26 | 半導体素子の不純物拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6092611A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283822A (ja) * | 1988-05-10 | 1989-11-15 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US4996168A (en) * | 1987-11-07 | 1991-02-26 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing P type semiconductor device employing diffusion of boron glass |
| US5171708A (en) * | 1990-08-22 | 1992-12-15 | Shin-Etsu Handotai Co., Ltd. | Method of boron diffusion into semiconductor wafers having reduced stacking faults |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338597A (en) * | 1976-09-14 | 1978-04-08 | Saito Shinichi | Combination of arrangements of functions of culture ponds |
| JPS5674924A (en) * | 1979-11-26 | 1981-06-20 | Toshiba Corp | Method of manufacturing semiconductor element |
-
1983
- 1983-10-26 JP JP20053583A patent/JPS6092611A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338597A (en) * | 1976-09-14 | 1978-04-08 | Saito Shinichi | Combination of arrangements of functions of culture ponds |
| JPS5674924A (en) * | 1979-11-26 | 1981-06-20 | Toshiba Corp | Method of manufacturing semiconductor element |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996168A (en) * | 1987-11-07 | 1991-02-26 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing P type semiconductor device employing diffusion of boron glass |
| JPH01283822A (ja) * | 1988-05-10 | 1989-11-15 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5171708A (en) * | 1990-08-22 | 1992-12-15 | Shin-Etsu Handotai Co., Ltd. | Method of boron diffusion into semiconductor wafers having reduced stacking faults |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0160932B2 (ja) | 1989-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194327B1 (en) | Rapid thermal etch and rapid thermal oxidation | |
| JPS6092611A (ja) | 半導体素子の不純物拡散方法 | |
| JPH04102316A (ja) | 半導体ウエーハヘのボロン拡散方法 | |
| FR2371777A1 (fr) | Procede de fabrication d'une barriere de diffusion en nitrure de silicium sur un substrat de semiconducteur, en particulier du type iii-v | |
| JPS6092610A (ja) | ボロン拡散量の制御方法 | |
| JPS63129633A (ja) | 半導体表面処理方法 | |
| JPH01212431A (ja) | 薄膜半導体装置の製造方法 | |
| JPS60171723A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPS6362326A (ja) | 半導体装置の製造方法 | |
| JP2837423B2 (ja) | 半導体基板の前処理方法 | |
| JPH0223023B2 (ja) | ||
| JP2502110B2 (ja) | 不純物拡散方法 | |
| JP3089669B2 (ja) | 半導体装置の製造方法 | |
| JPH0714827A (ja) | 半導体装置の製造方法 | |
| JPH07130676A (ja) | 半導体ウェーハのホウ素拡散方法 | |
| JPS58155721A (ja) | 半導体への不純物拡散方法 | |
| JPH08264475A (ja) | 半導体装置の製造方法 | |
| JPH03159117A (ja) | 半導体ウエハの熱処理方法および装置 | |
| JPH0640545B2 (ja) | ウエハの熱処理方法 | |
| JPH07130675A (ja) | 半導体ウェーハのホウ素拡散方法 | |
| JPH0645294A (ja) | 半導体ウェハーの不純物拡散装置 | |
| JPS6448411A (en) | Forming method of polysilicon layer | |
| JPS63116435A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0510302B2 (ja) | ||
| JPH0982654A (ja) | 半導体装置の製造方法 |