JPH01283822A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01283822A
JPH01283822A JP11314688A JP11314688A JPH01283822A JP H01283822 A JPH01283822 A JP H01283822A JP 11314688 A JP11314688 A JP 11314688A JP 11314688 A JP11314688 A JP 11314688A JP H01283822 A JPH01283822 A JP H01283822A
Authority
JP
Japan
Prior art keywords
diffusion
antimony
semiconductor substrate
oxide film
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11314688A
Other languages
English (en)
Other versions
JP2583962B2 (ja
Inventor
Masao Akimoto
正男 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63113146A priority Critical patent/JP2583962B2/ja
Publication of JPH01283822A publication Critical patent/JPH01283822A/ja
Application granted granted Critical
Publication of JP2583962B2 publication Critical patent/JP2583962B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パイ・ポーラ集積回路コレクタ埋込層等のア
ンチモン不純物拡散層を有する半導体装置の製造方法に
関するものである。
従来の技術 半導体装置のアンチモン不純物拡散層を形成する方法と
して、近年、アンチモン・ガラス溶液を半導体基板表面
に塗布して拡散するいわゆる塗布拡散法が広く行なわれ
るようになってきた。
以下に、従来のアンチモン塗布拡散法について説明する
アンチモン塗布拡散法は、まずアンチモンを含有する不
純物1例えば、三塩化アンチモン(SbC1!s )、
又はアルコキシンアンチモン(Sb (OR)s)と、
二酸化ケイ素(Siot)及びアセトン等の有機溶媒を
混合したアンチモン・ガラス溶液を、半導体基板主表面
にスピンナ等を用いて塗布し、約350℃以上で30分
以上、酸化性ガス中でベーキング処理を施す。すると、
前記有機溶媒はほとんど蒸発して、アンチモン化合物、
例えば、5b20s又、は、5b20sを含有したアン
チモン・ガラス層に置き換わる。しかる後、1230℃
〜1270℃の高温、酸化性ガス中で熱拡散を行なうこ
とで、所望のアンチモン拡散層を形成しようとするもの
である。
発明が解決しようとする課題 前記の方法により、アンチモン(Sb)の熱拡散を行な
った場合、半導体基板表面に、ローセットが発生するこ
とがある。このローセットとは、5b−8i−Oの化合
物で、突起状をしており、通常の、例えば、HF / 
H20エツチング液では、エツチング不可能で、特別な
エツチング液を必要とする。更に、ローゼット上ではエ
ピタキシャル成長がうまくゆかず、結晶欠陥を発生させ
てしまう。しかも、現在、ローゼットの発生機構はまだ
解明されていない。従来の技術では、前記アンチモン・
ガラス層の膜圧を500〜100OAと、極力薄くする
ことによりローゼットの発生を抑制していた。ところが
、この方法では、熱拡散温度中で、前記アンチモン化合
物、5b203又は、5bxOsが、前記ガラス層表面
から昇華し始め、数分間で、前記ガラス層と、半導体基
板界面のsb原子濃度が減少してしまうため、半導体基
板に十分拡散してゆかない。しかも、半導体基板と前記
アンチモン化合物を含有したガラス層との界面に、酸化
性ガス中の02が拡散してきて、sbが拡散する前に反
応律速により急速に酸化膜が成長するため、前記酸化膜
が障害となり、sbが前記酸化膜を拡散して半導体基板
に到達するのに時間を要する。このため、アンチモン拡
散層のシート抵抗(Rs )が下がりに<<、例えば、
Rsを20Ω/口程度に下がるには4.00〜700分
もの長時間拡散を行なわねばならず、そうするとローゼ
ットが発生するという問題があった。
本発明は、前記従来の問題点を解決するもので、薄いア
ンチモン・ガラス層を用いて、シート抵抗(Rs )を
速やかに下げる方法を提供することを目的とする。
課題を解決するための手段 この目的を達成するために、本発明の半導体装置の製造
方法は、アンチモン・ガラス層と半導体基板の界面で生
成する酸化膜が、供給律速により、アンチモン不純物の
拡散速度以下の成長速度で成長するよう流量が定められ
た酸化性ガス中で熱拡散を行なうのである。
作用 この製造方法によれば、まず熱拡散開始直後には、アン
チモン・ガラス層と半導体基板の界面には、酸化膜が成
長していないため、アンチモン不純物の拡散が妨げられ
ることはない。次に、熱拡散が進行するにつれて、酸化
性ガス中の02分子が、アンチモン・ガラス層中を通し
て前記界面に供給されて酸化膜が成長を始めるが、アン
チモン不純物の拡散速度が、前記酸化膜の成長速度を上
回るために、アンチモン不純物は、酸化膜を通して半導
体基板に拡散されてゆく。そのため、薄いアンチモン・
ガラス層を使用した場合であっても、短時間で十分に低
いシート抵抗(Rs )を実現することが可能となる。
実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
第1図、第2図及び第3図は本発明の一実施例で、それ
ぞれ、半導体装置の断面図、熱拡散の昇降温プロファイ
ル例、及び界面酸化膜成長速度を示している。
第1図において、1はP形シリコンから成る半導体基板
、2a、2bは半導体基板1の上に成長させたフィール
ド酸化膜、3はスピン・オン塗布法等により形成した、
約1000A以下の膜厚を持つアンチモン・ガラス層、
4はガラス層3からsbが拡散して形成されたN形り拡
散層である。
第2図において、5は昇降温プロファイル、6.7は実
効的に拡散が進行する、それぞれ第1、第2の拡散時間
、6T、7Tはそれぞれ第1、第2の拡散温度を示し、
酸化性ガス中で拡散が行なわれる。第1の拡散温度6T
及び酸化性ガス流量は前記界面で成長する酸化膜の成長
速度が、供給律速されるように設定されている。
第3図において、8,9はそれぞれ前記第1゜第2の拡
散温度における、前記酸化膜の成長カーブであって、第
1の拡散を行なっている間、酸化膜は一様に成長し、供
給律速であることを示している。更には、成長速度の平
均がsb拡散速度より遅く、約10A/分以下である。
尚、10は従来の方法で拡散を行なった場合の前記酸化
膜の成長カーブの例であって、拡散開始直後急峻に立上
っており、反応律速であることを示している。
以上のように構成された本実施例の半導体装置の製造方
法について、以下その動作を説明する。
まず、第1図の約1000A以下の膜厚のアンチモン・
ガラス層3を形成し、第2図の昇降温プロファイル5を
用い、酸化性ガス中で拡散すると、アンチモン・ガラス
層3と半導体基板1との界面に酸化膜が生成されるが、
前記酸化膜の成長膜厚は、第1の拡散温度6Tにて第3
図中、8のカーブに従って成長するよう決められており
、そのため、拡散開始直後には、前記成長膜厚はほぼ0
であって、障害とはならない。このため、sbは、容易
に半導体基板1に拡散してゆく。拡散時間の経過につれ
て、前記成長膜厚は、−様に増加してゆくが、約10A
/分以下の遅い速度であり、sb拡散速度の方が速いた
め、sbは途切れることなく拡散されてゆく。更に、拡
散を加速する目的で第2の拡散温度7Tに昇温すると、
前記成長膜厚は9のカーブに従い増速するが、既に、第
1の拡散温度6T下で成長した酸化膜があるために、供
給律速され、しかも前記同様、sb拡散速度の方が速い
ように設定されているため、sbは途切れることな(拡
散してゆく。
以上のように、本実施例によれば、アンチモン・ガラス
層3と半導体基板1との界面に生成する酸化膜の成長速
度を供給律速し、約10A/分以下としたことにより、
sbを効率良く拡散することが出来る。特に本実施例の
ように、第1の拡散温度6T、第1の拡散温度により高
い第2の拡散温度7Tを設けた熱拡散の昇降温プロファ
イルの構成では、酸化性ガス流量を多くした状態で、前
記条件を満足できるため、シート抵抗(Rs )のバラ
ツキが少な(、しかも、第2の拡散温度7Tが高温であ
るため、短時間でシート抵抗(Rs )を下げることが
可能となる。
尚、本発明は、前記実施例にとどまらず、熱拡散の昇降
温プロファイルと酸化性ガス流量の組合せにおいて、界
面で生成する酸化膜が供給律速による成長を行なうこと
、及び平均的な成長速度がsbの拡散速度より遅いこと
の二つの条件を満たすものは、全て包含する。
発明の効果 本発明は、sbの塗布拡散法において、酸化性ガス中で
拡散を行ない、アンチモン・ガラス層と半導体基板界面
で生成する酸化膜が供給律速により、又sb拡散速度よ
り遅い速度で生成するよう前記酸化性ガス流量を定めた
ことにより、アンチモン・ガラス層が薄くても、シート
抵抗(Rs )を速やかに下げることが出来、そのため
、ローゼットの少ない半導体装置の製造方法を実現し得
るものである。
【図面の簡単な説明】
第1図は本発明の一実施例における半導体装置の断面図
、第2図は本発明の一実施例における熱拡散の昇降温プ
ロファイルを示す図、第3図は同実施例における界面酸
化膜成長速度を示す図である。 1・・・・・・P形シリコン半導体基板、2a、2b・
・・・・・フィールド酸化膜、3・・・・・・アンチモ
ン・ガラス層、4・・・・・・N形波散層、5・・・・
・・昇降温プロファイル、6,7・・・・・・第1.第
2の拡散時間、6T、7T・・・・・・第1.第2の拡
散温度、8.9・旧・・第1.第2の拡散温度における
成長カーブ、10・・・・・・従来の方法で拡散を行な
った場合の成長カーブ例。 代理人の氏名 弁理士 中尾敏男 はが1名第1図 第2図 拡Wk眸間 (分) 第3図 拡散時間(分)

Claims (1)

    【特許請求の範囲】
  1.  半導体基板主表面上にアンチモン・ガラス溶液を塗布
    する工程と、前記アンチモン・ガラス塗布層の有機溶媒
    を揮散させ、アンチモン・ガラス層を形成する工程と、
    酸化性ガス中でアンチモン不純物拡散を行なう工程とを
    備え、前記アンチモン・ガラス層と半導体基板の界面で
    生成する酸化膜が供給律速により、アンチモン不純物の
    拡散速度より遅い速度で成長するよう、前記酸化性ガス
    量流を定めたことを特徴とする半導体装置の製造方法。
JP63113146A 1988-05-10 1988-05-10 半導体装置の製造方法 Expired - Lifetime JP2583962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63113146A JP2583962B2 (ja) 1988-05-10 1988-05-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63113146A JP2583962B2 (ja) 1988-05-10 1988-05-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01283822A true JPH01283822A (ja) 1989-11-15
JP2583962B2 JP2583962B2 (ja) 1997-02-19

Family

ID=14604735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63113146A Expired - Lifetime JP2583962B2 (ja) 1988-05-10 1988-05-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2583962B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021766A (ja) * 2018-07-30 2020-02-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270756A (en) * 1975-12-10 1977-06-13 Oki Electric Ind Co Ltd Impurity diffusion method
JPS58117A (ja) * 1981-06-25 1983-01-05 Fujitsu Ltd 半導体装置の製造方法
JPS6092611A (ja) * 1983-10-26 1985-05-24 Rohm Co Ltd 半導体素子の不純物拡散方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270756A (en) * 1975-12-10 1977-06-13 Oki Electric Ind Co Ltd Impurity diffusion method
JPS58117A (ja) * 1981-06-25 1983-01-05 Fujitsu Ltd 半導体装置の製造方法
JPS6092611A (ja) * 1983-10-26 1985-05-24 Rohm Co Ltd 半導体素子の不純物拡散方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021766A (ja) * 2018-07-30 2020-02-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP2583962B2 (ja) 1997-02-19

Similar Documents

Publication Publication Date Title
US5476813A (en) Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor
US4301588A (en) Consumable amorphous or polysilicon emitter process
US4274892A (en) Dopant diffusion method of making semiconductor products
EP0060676B1 (en) A method for the production of a semiconductor device comprising annealing a silicon wafer
JPH01283822A (ja) 半導体装置の製造方法
US4219373A (en) Method of fabricating a semiconductor device
JPS5812732B2 (ja) 半導体装置の製法
JP2578880B2 (ja) 半導体装置の製造方法
JPH0969526A (ja) 半導体装置の製造方法
JP2519207B2 (ja) 半導体装置の製造方法
JPH01283821A (ja) 半導体装置の製造方法
JPS6410951B2 (ja)
JPH0122731B2 (ja)
JPH0817737A (ja) エピタキシャル成長法及びエピタキシャル成長基板
JPH049371B2 (ja)
JP2943006B2 (ja) 半導体基板の製造方法
JPS5544701A (en) Manufacturing transistor
JPS6358366B2 (ja)
FR2463825A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur dans une couche epitaxiale simulee
JPS61183923A (ja) エピタキシヤル層の形成方法
JPH04129215A (ja) 半導体装置の製造方法
JPS6136380B2 (ja)
JPH02177535A (ja) 半導体装置の製造方法
JPH03265157A (ja) 半導体基板の製造方法
JPS60160119A (ja) 半導体装置の製造方法