JPS6086993A - クロマ信号のエンフアシス・デイエンフアシス回路 - Google Patents
クロマ信号のエンフアシス・デイエンフアシス回路Info
- Publication number
- JPS6086993A JPS6086993A JP58194296A JP19429683A JPS6086993A JP S6086993 A JPS6086993 A JP S6086993A JP 58194296 A JP58194296 A JP 58194296A JP 19429683 A JP19429683 A JP 19429683A JP S6086993 A JPS6086993 A JP S6086993A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- emphasis
- transistor
- chroma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、クロマ信号記録再生方式に係り、クロマ信号
に混入するノイズ低減に好適で、記録再生兼用化に好都
合かつ１８号再現性の良好なりロマ信号のエンファシス
回路・ディエンファシス回路に関する。
に混入するノイズ低減に好適で、記録再生兼用化に好都
合かつ１８号再現性の良好なりロマ信号のエンファシス
回路・ディエンファシス回路に関する。
従来のＶＴＲ技術として、トラッキング性能を向上させ
るものにフィリップス社のＶ−２０００方式があり、音
声向上技術として、音声信号をＦＭ変調して低域変換ク
ロマ信号と周波数多重記録するものがある。
るものにフィリップス社のＶ−２０００方式があり、音
声向上技術として、音声信号をＦＭ変調して低域変換ク
ロマ信号と周波数多重記録するものがある。
これらの技術において、トラッキングのためのパイ・ロ
フト信号は低域変換クロマ信号のすぐ下側の帯域であり
、ＦＭ音声信号は低域変換クロマ信号のすぐ上側の帯域
の信号である。実用的なトラッキング性能、良好な音声
を得るためには、パイロット信号、ＦＭ音声信号はある
程度のレベルで記録しなければならない、か、この時、
これらの信号が低域クロマ信号のサイドバンドとして再
生されクロマ画質を劣化させる原因となる。
フト信号は低域変換クロマ信号のすぐ下側の帯域であり
、ＦＭ音声信号は低域変換クロマ信号のすぐ上側の帯域
の信号である。実用的なトラッキング性能、良好な音声
を得るためには、パイロット信号、ＦＭ音声信号はある
程度のレベルで記録しなければならない、か、この時、
これらの信号が低域クロマ信号のサイドバンドとして再
生されクロマ画質を劣化させる原因となる。
談た、テープ・ヘッド系で発生するランダム性のノイズ
に関しては、ＶＴＲの再生系に低減する方法を何らもた
ず同じくクロマ画質を劣化させていた。
に関しては、ＶＴＲの再生系に低減する方法を何らもた
ず同じくクロマ画質を劣化させていた。
本発明の目的は、従来技術の欠点をなくし、クロマ信号
に混入するノイズを低減させることかでき、記録再生兼
用化に好都合かつ信号再現性の良好なりロマ信号のエン
ファシス回路、ディエンファシス回路を提供することに
ある。
に混入するノイズを低減させることかでき、記録再生兼
用化に好都合かつ信号再現性の良好なりロマ信号のエン
ファシス回路、ディエンファシス回路を提供することに
ある。
上記目的を達するため、Ｈｄ録時Φ再生時にクロマ信号
のサイドバンドをそれぞれダイナミックに強調、抑圧す
るための回路を設け、記録時に強調したサイドバンド成
分を再生時に抑圧するとともにノイズ成分をも抑圧する
。該回路はダイオード等を逆極性に並列接続した可変イ
ンピーダンス素子、ＬとＣとからなるトラップ回路、お
よびその他のスイッチ回路、増幅回路とから構成し適切
なエンファシス特性、ディエンファシス特性を得る。才
た、サイドバンド強調抑圧のための両回路を互いに逆特
性とするためディエンファシス特性はフィードバック回
路構成で得、これにより両回路を兼用化しかつ信号再現
性を良好にする。 ・ 〔発明の実施例〕 本発明の一実施例を第１図により説明する。
のサイドバンドをそれぞれダイナミックに強調、抑圧す
るための回路を設け、記録時に強調したサイドバンド成
分を再生時に抑圧するとともにノイズ成分をも抑圧する
。該回路はダイオード等を逆極性に並列接続した可変イ
ンピーダンス素子、ＬとＣとからなるトラップ回路、お
よびその他のスイッチ回路、増幅回路とから構成し適切
なエンファシス特性、ディエンファシス特性を得る。才
た、サイドバンド強調抑圧のための両回路を互いに逆特
性とするためディエンファシス特性はフィードバック回
路構成で得、これにより両回路を兼用化しかつ信号再現
性を良好にする。 ・ 〔発明の実施例〕 本発明の一実施例を第１図により説明する。
第１図において１はエンファシス回路の入力端子、２は
エンファシス回路の出力端子、３はディエンファシス回
路の入力端子、４はディエンファシス回路の出力端子、
５はスイッチ回路、６は減算回路、７は非線形トラップ
回路、８゜９．１０はそれぞれ第１．第２．第３の集積
回路用のビン、Ｑｌ−、−Ｑｌ４はトランジスタ、Ｒ１
〜Ｒｘｅは抵抗、ＤＩ 、Ｄ２はダイオード、ＣＯ〜Ｃ
３は容量Ｌ１．Ｌｚはインダクタンス、Ｊ１〜Ｊ９は′
１ｉｉｌｊ匠源である。
エンファシス回路の出力端子、３はディエンファシス回
路の入力端子、４はディエンファシス回路の出力端子、
５はスイッチ回路、６は減算回路、７は非線形トラップ
回路、８゜９．１０はそれぞれ第１．第２．第３の集積
回路用のビン、Ｑｌ−、−Ｑｌ４はトランジスタ、Ｒ１
〜Ｒｘｅは抵抗、ＤＩ 、Ｄ２はダイオード、ＣＯ〜Ｃ
３は容量Ｌ１．Ｌｚはインダクタンス、Ｊ１〜Ｊ９は′
１ｉｉｌｊ匠源である。
記録の時のエンファシス回路としての動作を説明する。
入力端子１には例えは入力０．５ Ｖ ｐ−ｐをＯｄＢ
とするクロマ信号が供給される。次にこのクロマ信号は
スイッチ回路５０ａｌｔｌからトランジスタＱ８のベー
スに供給され、トランジスタＱ８のエミッタを通して減
算回路６の買入゛力側へ導かれ、才だ抵抗Ｒ８、トラン
ジスタＱ９のベース同エミッタと導かれ連動対トランジ
スタＱＩＯ，Ｑｌｌの一方を駆動する。容ｉＣ２は十分
大きな容量とし抵抗Ｒｅ、容量Ｃ２でクロマ信号を減状
させ基準直流電位を作り、トランジスタＱ１２のベース
、同エミッタへと導き、差動対トランジスタＱＩＯ，Ｑ
ｌのもう一方を基準電位に固定する。容ｆｆ１ｃ２はビ
ンの外づけとしているがＩｃ内部の谷ｉ′を使用しても
よい。
とするクロマ信号が供給される。次にこのクロマ信号は
スイッチ回路５０ａｌｔｌからトランジスタＱ８のベー
スに供給され、トランジスタＱ８のエミッタを通して減
算回路６の買入゛力側へ導かれ、才だ抵抗Ｒ８、トラン
ジスタＱ９のベース同エミッタと導かれ連動対トランジ
スタＱＩＯ，Ｑｌｌの一方を駆動する。容ｉＣ２は十分
大きな容量とし抵抗Ｒｅ、容量Ｃ２でクロマ信号を減状
させ基準直流電位を作り、トランジスタＱ１２のベース
、同エミッタへと導き、差動対トランジスタＱＩＯ，Ｑ
ｌのもう一方を基準電位に固定する。容ｆｆ１ｃ２はビ
ンの外づけとしているがＩｃ内部の谷ｉ′を使用しても
よい。
トランジスタＱｌＯのコレクタには逆位相で信号に比例
した交流電流が流れ、これに応じ抵抗Ｒ１゜両端に電圧
を生じるか、抵抗ＩＬｘ Ｏには、大容量の容量ＣＯを
通しクロマキャリア周波数ｆｓｃ （ＮＴＳＣでは約３
．５８ ＭＨｚ 、 Ｐ Ａ Ｌでは約４．４３ＭＨｚ
）に共振点をもつＬｌ、Ｃ３の１ラップ回路か接続さ
れているため、クロマ信号のサイドバンド成分のみが生
じる。またビン１０での最大レベルはダイオードＤＩ、
Ｄ２によるリミット作用で制限される。このビン１０に
生じる′嶋圧ソ減昇器６の正入力側へ導き原信号を減じ
出力端子２にエンファシスされたクロマ信号を得る。し
たがって、入力信号が大きい時はビンｌＯから減九回路
６への信号は、原信号に対し周波数にかかわりなく小さ
いので、エンファシス回路の周波数特性は第２凶の０ｄ
１３と示されたようなフラントナ１ｇ性となる。これに
対し入力信号か小さい時には、ビン１０から減算回路６
への信号は周波数かｆｓｃから離れるに従って、原信号
に対し相対市に大きくなり、エンファシス回路の周波蘇
！％性は第２図の−２０ｄＢと示されたようなカーブに
なる。また入力信号かこの中間の時にはん２囚で一１０
ｄＢと示されたよつな中間のｔ降任と１よる。
した交流電流が流れ、これに応じ抵抗Ｒ１゜両端に電圧
を生じるか、抵抗ＩＬｘ Ｏには、大容量の容量ＣＯを
通しクロマキャリア周波数ｆｓｃ （ＮＴＳＣでは約３
．５８ ＭＨｚ 、 Ｐ Ａ Ｌでは約４．４３ＭＨｚ
）に共振点をもつＬｌ、Ｃ３の１ラップ回路か接続さ
れているため、クロマ信号のサイドバンド成分のみが生
じる。またビン１０での最大レベルはダイオードＤＩ、
Ｄ２によるリミット作用で制限される。このビン１０に
生じる′嶋圧ソ減昇器６の正入力側へ導き原信号を減じ
出力端子２にエンファシスされたクロマ信号を得る。し
たがって、入力信号が大きい時はビンｌＯから減九回路
６への信号は、原信号に対し周波数にかかわりなく小さ
いので、エンファシス回路の周波数特性は第２凶の０ｄ
１３と示されたようなフラントナ１ｇ性となる。これに
対し入力信号か小さい時には、ビン１０から減算回路６
への信号は周波数かｆｓｃから離れるに従って、原信号
に対し相対市に大きくなり、エンファシス回路の周波蘇
！％性は第２図の−２０ｄＢと示されたようなカーブに
なる。また入力信号かこの中間の時にはん２囚で一１０
ｄＢと示されたよつな中間のｔ降任と１よる。
第２図の特性は例えは、抵抗Ｒｘ ２＝Ｋｘ ａ＝ １
２０Ω。
２０Ω。
抵抗Ｒｔ ｏ ＝ ６８０Ω、インタクタンスＬｌ＝、
１１０μＨ２抵抗Ｒｘ ｓ ＝ ３００Ω、抵抗Ｒｘａ
＝１００Ω、抵抗Ｒ１４＝３００Ω、のような（Ｋを選
ひ、ダイオードＤＩ、Ｄ２をショットキータイオードと
すると可能である。・また抵抗Ｒｔｔ＝３００Ω付近の
値を送びトランジスタＱ１ｏのコレクター圧を出力して
、これを直接エンファシス回路出力とすることもできる
。これは入力信号に比例したトランジスタＱｚｏのコレ
クタ電流と抵抗ｒＬ１１との棟で医才る電圧がビン１０
に生ずる電圧に加算されるからである。
１１０μＨ２抵抗Ｒｘ ｓ ＝ ３００Ω、抵抗Ｒｘａ
＝１００Ω、抵抗Ｒ１４＝３００Ω、のような（Ｋを選
ひ、ダイオードＤＩ、Ｄ２をショットキータイオードと
すると可能である。・また抵抗Ｒｔｔ＝３００Ω付近の
値を送びトランジスタＱ１ｏのコレクター圧を出力して
、これを直接エンファシス回路出力とすることもできる
。これは入力信号に比例したトランジスタＱｚｏのコレ
クタ電流と抵抗ｒＬ１１との棟で医才る電圧がビン１０
に生ずる電圧に加算されるからである。
次に再生の時のディエンファシス回路としての動作を説
明する。入力端子３には例えば入力０、５ Ｖ ｐ−ｐ
をＯｄＢとするエンファシスされたクロマ信号を導く。
明する。入力端子３には例えば入力０、５ Ｖ ｐ−ｐ
をＯｄＢとするエンファシスされたクロマ信号を導く。
この信号をトランジスタＱ” ＋ Ｑ２を抵抗Ｒｔ、Ｒ
ｚで構ａされる加昇回路で先に説明したビン１０の信号
と加算する。この時例えば抵抗これをトランジスタＱ３
のエミッタ、トランジスタＱ４、抵抗Ｒ３、トランジス
タＱｓ、Ｑｓの差動対と導き加算で減衰した分をトラン
ジスタＱｓ 、Ｑｅ、抵抗ｍｓ 、Ｒｓ 、Ｒｖ、電流
源Ｊ４で構成される差動アンプで増幅する。容ｋＣ１は
本来基準直流電位を作るために信号そ減挾させるコンデ
ンサであるが笑際には値を小さく選び、ＩＣ４，Ｃ１の
カットオフ、 １ 周波数がＩ ＭＨｚ〜数ＭＩ−１ｇになるよっにした方
かよい。この理由は後述する。さて増幅された信号はト
ランジスタＱ６のコレクタがらトランジスタＱ７ノエミ
ツタフオロワヲ迫して得る。この信号がディエンファシ
ス回路出力であるが、トランジスタＱ６のコレクタの信
号はスイッチ回路５のｂ０１１１ヲ通してトランジスタ
Ｑ８ベースへモ導く。
ｚで構ａされる加昇回路で先に説明したビン１０の信号
と加算する。この時例えば抵抗これをトランジスタＱ３
のエミッタ、トランジスタＱ４、抵抗Ｒ３、トランジス
タＱｓ、Ｑｓの差動対と導き加算で減衰した分をトラン
ジスタＱｓ 、Ｑｅ、抵抗ｍｓ 、Ｒｓ 、Ｒｖ、電流
源Ｊ４で構成される差動アンプで増幅する。容ｋＣ１は
本来基準直流電位を作るために信号そ減挾させるコンデ
ンサであるが笑際には値を小さく選び、ＩＣ４，Ｃ１の
カットオフ、 １ 周波数がＩ ＭＨｚ〜数ＭＩ−１ｇになるよっにした方
かよい。この理由は後述する。さて増幅された信号はト
ランジスタＱ６のコレクタがらトランジスタＱ７ノエミ
ツタフオロワヲ迫して得る。この信号がディエンファシ
ス回路出力であるが、トランジスタＱ６のコレクタの信
号はスイッチ回路５のｂ０１１１ヲ通してトランジスタ
Ｑ８ベースへモ導く。
これにより、先に説明したようにビン１０には最大レベ
ルをリミットサれたサイドバンド信号が住じ、これはト
ランジスタＱ８のベース係号と逆相である。この＠号が
トランジスタＱ２ベースへと導かれ、ディエンファシス
入力信号との加算が行なわれる。したがって、この加算
は入力信号からサイドバンド信号を減算していることに
なりサイドバンドのノイズ数分抑圧がなされるディエン
ファシスの入力信号が大きい時にはビン１０に住しる信
号は、周波数にか力）わりなく入力に対し小さいとみな
せるので、ディエンファシス回路の周波数％性は第３図
のＯｄｉ３と示されたようなフラットな特性になる。こ
れに対し入力信号が小さい時には、ビン１０に生じる信
号は、周波数がｆｓｃから離れるに従って原信号に幻し
相対的に大きくなり、ディエンファシス回路の周ｌｌ５
ｔ、数特性は第３図の一２０ｄＢと示されたよ・うなカ
ーブになる。丈た入力信号がこの中１ｆ４Ｊの時には第
３図−で−１０ｄＢと示されたような中間の特性となる
。
ルをリミットサれたサイドバンド信号が住じ、これはト
ランジスタＱ８のベース係号と逆相である。この＠号が
トランジスタＱ２ベースへと導かれ、ディエンファシス
入力信号との加算が行なわれる。したがって、この加算
は入力信号からサイドバンド信号を減算していることに
なりサイドバンドのノイズ数分抑圧がなされるディエン
ファシスの入力信号が大きい時にはビン１０に住しる信
号は、周波数にか力）わりなく入力に対し小さいとみな
せるので、ディエンファシス回路の周波数％性は第３図
のＯｄｉ３と示されたようなフラットな特性になる。こ
れに対し入力信号が小さい時には、ビン１０に生じる信
号は、周波数がｆｓｃから離れるに従って原信号に幻し
相対的に大きくなり、ディエンファシス回路の周ｌｌ５
ｔ、数特性は第３図の一２０ｄＢと示されたよ・うなカ
ーブになる。丈た入力信号がこの中１ｆ４Ｊの時には第
３図−で−１０ｄＢと示されたような中間の特性となる
。
第３図の特性は、記録時に説明したような定数で実現で
きる。これは、エンファシス回路とディエンファシス回
路とで回路構成が全く逆となっているからである。すな
わちエンファシス回路の構成は原信号と最大レベルをリ
ミットされたサイドバンド信号とを加算するようになっ
ており、ディエンファシス回路の構成は、ディエンファ
シス出力信号から最大レベルをリミットされたサイドバ
ンド信号を作り、これを原信号から減じて出力信号とし
ているからである。
きる。これは、エンファシス回路とディエンファシス回
路とで回路構成が全く逆となっているからである。すな
わちエンファシス回路の構成は原信号と最大レベルをリ
ミットされたサイドバンド信号とを加算するようになっ
ており、ディエンファシス回路の構成は、ディエンファ
シス出力信号から最大レベルをリミットされたサイドバ
ンド信号を作り、これを原信号から減じて出力信号とし
ているからである。
またこのように記録と再生で非線形トラップ回路７８兼
用化すれば、エンファシスとディエンファシスとの逆特
性は、バラツキを少なく実現できる。
用化すれば、エンファシスとディエンファシスとの逆特
性は、バラツキを少なく実現できる。
ディエンファシス回路構成は上述したようにフィードバ
ック形式となるため、フィードバックループで生じる位
相回わりが問題となる。これは、ティエンファシス特性
では、第４図に示すようなｆＯのずれる特性となって現
れ、信号再現性上は、クロマ信号の後縁部分に余分のト
ランジェントが残る現象となる。
ック形式となるため、フィードバックループで生じる位
相回わりが問題となる。これは、ティエンファシス特性
では、第４図に示すようなｆＯのずれる特性となって現
れ、信号再現性上は、クロマ信号の後縁部分に余分のト
ランジェントが残る現象となる。
これを補正するには、フィードバックルーズに位相進み
が生じるように適当な回路を挿入すればよいが、第１図
の実施例では容１ｔＣ１の値を前述のように／Ｊ＼さな
値に選べば可能となる。これは、トランジスタＱｓ、Ｑ
ｓの差動対による差動増幅器の負入力側に抵抗Ｒ４、容
量Ｃ１による位相遅れ信号が加えられるため出力には逆
に位相進みが生じるからである。
が生じるように適当な回路を挿入すればよいが、第１図
の実施例では容１ｔＣ１の値を前述のように／Ｊ＼さな
値に選べば可能となる。これは、トランジスタＱｓ、Ｑ
ｓの差動対による差動増幅器の負入力側に抵抗Ｒ４、容
量Ｃ１による位相遅れ信号が加えられるため出力には逆
に位相進みが生じるからである。
容量Ｃ１はビン８の外づけとしているがＩＣ内部の容量
を使用してもよい。たたし抵抗Ｒ４、容量Ｃ１の値のバ
ラツキは通常より小さく抑えた方がよい。これは、補正
後のｆＯバラツキを小さくするためである。
を使用してもよい。たたし抵抗Ｒ４、容量Ｃ１の値のバ
ラツキは通常より小さく抑えた方がよい。これは、補正
後のｆＯバラツキを小さくするためである。
才だディエンファシス特性のｆｏずれの補正には、第５
図のような非線形トラップ（ロ）路を第１図の非線形ト
ラップ回路７０代りに用いることによっても可能である
。第５図においてＬｌｌはインダクタンス、Ｃ１１は容
＊ｓ ｃ２ｚｔ、Ｑｚｚはトランジスタである。記録時
は、トランジスタＱ２２のベースを’ ＬＯＷ“としイ
ンダクタンスＬｌと容量Ｃ３のトラップを用いる。これ
に対し、再生時はＱ２１ベースｆ ’ Ｌｏｗ“として
あらかじめ上１１ｕにオフセットした周波数ｆｓｃ 十
（ｆｓｃ −ｆｏ ）に共振点をもつ容量Ｃ１ｌとイン
ダクタンスＬｌｌからなるトラップを用いる。これによ
りディエンファシス回路のｆＯずれは補正される。
図のような非線形トラップ（ロ）路を第１図の非線形ト
ラップ回路７０代りに用いることによっても可能である
。第５図においてＬｌｌはインダクタンス、Ｃ１１は容
＊ｓ ｃ２ｚｔ、Ｑｚｚはトランジスタである。記録時
は、トランジスタＱ２２のベースを’ ＬＯＷ“としイ
ンダクタンスＬｌと容量Ｃ３のトラップを用いる。これ
に対し、再生時はＱ２１ベースｆ ’ Ｌｏｗ“として
あらかじめ上１１ｕにオフセットした周波数ｆｓｃ 十
（ｆｓｃ −ｆｏ ）に共振点をもつ容量Ｃ１ｌとイン
ダクタンスＬｌｌからなるトラップを用いる。これによ
りディエンファシス回路のｆＯずれは補正される。
談た同様にディエンファシス（ロ）路のｆｏ−ｆれをｍ
６図、第７図、第８図、第９図、第１０図、第１１図に
示す非線形トラップ１ｇｌ路を用いることによって補正
することが可能である。第６図、第７図、第８図、第９
図、第１０図、第１１図において既出の図と同じ番号、
符号は同じ構成要素を示し、Ｃ２１，Ｃ４１，Ｃ４２，
Ｃ６１は容ｆｉｇ１Ｌ３１．Ｌ５１．Ｌ７１゜Ｌ７２は
インダクタンスである。第６図においてインダクタンス
Ｌ１と容１ｔｃ２１の共振周波数は上側にオフセットし
たｆｓｃ 十（ｆｓｃ −ｆｏ ）にし、記録時のみト
ランジスタＱ２２のベース’Ｅ ’ Ｌｏｗ“、再生時
のみトランジスタＱ２１のベースを’ Ｌｏｗ“とする
。第７図においてインダクタンスＬ３１と容量Ｃ３で構
成する共振回路の共振周波数を上側にオフセットしたｆ
ｓｃ ＋ Ｃｆ５ｃ−ｆｏ ）とし、記録時のみトラン
ジスタＱ２２のベースを’ Ｌｏｗ“、再生時のみトラ
ンジスタＱ２１のベースｆ ’ Ｌｏｗ“とする。第８
図においてインダクタンスＬ１と２個の容量０４１−）
Ｃ４２とで構成する共振回路の共振周波数をｆｓｃとし
、Ｌｌ、Ｃ４１の共振周波数を上側にオフセットしたｆ
ｓｃ 十（ｆｓｃ ｆＯ）にする。トラを上側にオフセ
ットしたｆｓｃ ＋ （ｆｓｃ−、ｆＯ）とし再生時の
みトランジスタＱ２１のベースを’ Ｌｏｗ“数を上側
にオフセットしたｆｓｃ＋ （ｆｓｃ−ｆＯ） ｔ！＝
し、記録時のみトランジスタＱ２２０ベースを’Ｌｏｗ
“とする。第１１図においてＬ７１ ＋Ｌ７２ 、 Ｃ
ａの共振周波数＠ ｆｓｃ 、 Ｌｌｌ 、 Ｃｓの共
振周波数そ上側にオフセットしたｆｓｃ＋（ｆｓｃ−）
°０）とし、再生時のみトランジスタＱ２１０ベースを
’ Ｌｏｗ“とする。
６図、第７図、第８図、第９図、第１０図、第１１図に
示す非線形トラップ１ｇｌ路を用いることによって補正
することが可能である。第６図、第７図、第８図、第９
図、第１０図、第１１図において既出の図と同じ番号、
符号は同じ構成要素を示し、Ｃ２１，Ｃ４１，Ｃ４２，
Ｃ６１は容ｆｉｇ１Ｌ３１．Ｌ５１．Ｌ７１゜Ｌ７２は
インダクタンスである。第６図においてインダクタンス
Ｌ１と容１ｔｃ２１の共振周波数は上側にオフセットし
たｆｓｃ 十（ｆｓｃ −ｆｏ ）にし、記録時のみト
ランジスタＱ２２のベース’Ｅ ’ Ｌｏｗ“、再生時
のみトランジスタＱ２１のベースを’ Ｌｏｗ“とする
。第７図においてインダクタンスＬ３１と容量Ｃ３で構
成する共振回路の共振周波数を上側にオフセットしたｆ
ｓｃ ＋ Ｃｆ５ｃ−ｆｏ ）とし、記録時のみトラン
ジスタＱ２２のベースを’ Ｌｏｗ“、再生時のみトラ
ンジスタＱ２１のベースｆ ’ Ｌｏｗ“とする。第８
図においてインダクタンスＬ１と２個の容量０４１−）
Ｃ４２とで構成する共振回路の共振周波数をｆｓｃとし
、Ｌｌ、Ｃ４１の共振周波数を上側にオフセットしたｆ
ｓｃ 十（ｆｓｃ ｆＯ）にする。トラを上側にオフセ
ットしたｆｓｃ ＋ （ｆｓｃ−、ｆＯ）とし再生時の
みトランジスタＱ２１のベースを’ Ｌｏｗ“数を上側
にオフセットしたｆｓｃ＋ （ｆｓｃ−ｆＯ） ｔ！＝
し、記録時のみトランジスタＱ２２０ベースを’Ｌｏｗ
“とする。第１１図においてＬ７１ ＋Ｌ７２ 、 Ｃ
ａの共振周波数＠ ｆｓｃ 、 Ｌｌｌ 、 Ｃｓの共
振周波数そ上側にオフセットしたｆｓｃ＋（ｆｓｃ−）
°０）とし、再生時のみトランジスタＱ２１０ベースを
’ Ｌｏｗ“とする。
第５図、第６図、第７図、第８図、第９図、第１０図、
Ｒ１１図においてトランジスタＱ２１．Ｑ２２はＰＮＰ
トランジスタを用いているがＮＰＮ トランジスタとし
てもよい。この場合、そのエミッタおよび第８図〜第１
１図の容量Ｃ４１、インダクタンスＬｌ、容′ｆｊｋＣ
６１、インダクタンスＬ７２のＶｃｅ側をＧＮＤに接続
し、記録時と１１１生時の論理を反転してトランジスタ
Ｑ２１．Ｑ２２のベースに加えればよい。
Ｒ１１図においてトランジスタＱ２１．Ｑ２２はＰＮＰ
トランジスタを用いているがＮＰＮ トランジスタとし
てもよい。この場合、そのエミッタおよび第８図〜第１
１図の容量Ｃ４１、インダクタンスＬｌ、容′ｆｊｋＣ
６１、インダクタンスＬ７２のＶｃｅ側をＧＮＤに接続
し、記録時と１１１生時の論理を反転してトランジスタ
Ｑ２１．Ｑ２２のベースに加えればよい。
以上説明した第５図〜ｐＢｘ図の非線形トラップ回路の
例を用いるのは、ディエンファシス回路での波形再現性
の改善か主１．１′る目的であるがノイズ抑圧効果に関
しては多少犠牲を覚悟しなければならない。それは、デ
ィエンファシス回路のトラップ周仮数をずらすことによ
ってｆｓｃ成分のトラップでの減衰度か減少し、フィー
ドバック減算が効果的に行なわれなくなるからである。
例を用いるのは、ディエンファシス回路での波形再現性
の改善か主１．１′る目的であるがノイズ抑圧効果に関
しては多少犠牲を覚悟しなければならない。それは、デ
ィエンファシス回路のトラップ周仮数をずらすことによ
ってｆｓｃ成分のトラップでの減衰度か減少し、フィー
ドバック減算が効果的に行なわれなくなるからである。
このため、第５Ｍ〜第１１図の例において再生時の共振
周波数をｆｓｃに設定し、記録時の共振周波数を下側に
オフセットしたｆＯに設定することによって、ノイズ抑
圧効果を犠牲にすることなく、波形再生性を改善するよ
うにもできる。ただし記録特性を変えるのは互換性が許
容する範囲にとどめなければならない。
周波数をｆｓｃに設定し、記録時の共振周波数を下側に
オフセットしたｆＯに設定することによって、ノイズ抑
圧効果を犠牲にすることなく、波形再生性を改善するよ
うにもできる。ただし記録特性を変えるのは互換性が許
容する範囲にとどめなければならない。
第１２図に、第１図とは別の本発明の実施例を示す。第
１２図において既出の図と同じ番号、符号は同じ構成鐵
素を示し、１１は第４の集積回路用のビン、σ３．Ｃ’
４は容量、Ｒ１７は抵抗である第１２図の実施例とＭ１
図の実施例と、の違いは非線形トラップ回路７のかわり
にブリッジＴ型トラップを含む非線形トラップ回路を用
いることである。他の部分の動作は同様である。Ｌｌ。
１２図において既出の図と同じ番号、符号は同じ構成鐵
素を示し、１１は第４の集積回路用のビン、σ３．Ｃ’
４は容量、Ｒ１７は抵抗である第１２図の実施例とＭ１
図の実施例と、の違いは非線形トラップ回路７のかわり
にブリッジＴ型トラップを含む非線形トラップ回路を用
いることである。他の部分の動作は同様である。Ｌｌ。
Ｃ’３＋Ｃ’４の共振周波数ｒ＜ｊｓｃとし、インダク
タンスＬ１かもつ純抵抗分子の４倍に抵抗ｋＬ１７を選
ぶ。この時、ビン１１に生ずる信号は、第１図のビン１
０に生じる信号に比べ、ｆｓｃ成分か卯常に小さい。こ
れは、Ｍ１図の実施例ではインダクタンスＬ１の純抵抗
分によりインダクタンスＬ１と容量Ｃ３とで構成するト
ラップの減衰度があ才り深くとれないに対し、本実施例
ではインダクタンスＬｌの純抵抗分を抵抗Ｒ１７が打ち
消すように働き、非常に深い減衰度（−４０〜−５０ｄ
Ｂ）が得られるためである。
タンスＬ１かもつ純抵抗分子の４倍に抵抗ｋＬ１７を選
ぶ。この時、ビン１１に生ずる信号は、第１図のビン１
０に生じる信号に比べ、ｆｓｃ成分か卯常に小さい。こ
れは、Ｍ１図の実施例ではインダクタンスＬ１の純抵抗
分によりインダクタンスＬ１と容量Ｃ３とで構成するト
ラップの減衰度があ才り深くとれないに対し、本実施例
ではインダクタンスＬｌの純抵抗分を抵抗Ｒ１７が打ち
消すように働き、非常に深い減衰度（−４０〜−５０ｄ
Ｂ）が得られるためである。
すなわち、入力端子１または３に第１３図Ａのような信
号を人力した時、第１図のビン１０に生じる波形は、第
１３図Ｂのようになるのに対し、本実施例では第１３図
Ｃのようになる。入力波形にランダムノイズやその他の
妨害が混入している時に、第１図の実施例ではビン１０
０波形は第１３図りのようになり、妨害成分がリミット
作用を受け減衰してしまうため、ディエンファシス回路
で原信号から減じる妨害成分が小さくなり妨害はあまり
抑圧されなくなる。したがって図１の実施例でノイズ抑
圧効果を大きくするにはＬｌの純抵抗分を十分小さくす
る必要があり高価なインダクタンスを用いると必ずしも
コスト効率かよくない。
号を人力した時、第１図のビン１０に生じる波形は、第
１３図Ｂのようになるのに対し、本実施例では第１３図
Ｃのようになる。入力波形にランダムノイズやその他の
妨害が混入している時に、第１図の実施例ではビン１０
０波形は第１３図りのようになり、妨害成分がリミット
作用を受け減衰してしまうため、ディエンファシス回路
で原信号から減じる妨害成分が小さくなり妨害はあまり
抑圧されなくなる。したがって図１の実施例でノイズ抑
圧効果を大きくするにはＬｌの純抵抗分を十分小さくす
る必要があり高価なインダクタンスを用いると必ずしも
コスト効率かよくない。
これに対し本実施例では、ビン１１０波形は妨害成分が
リミット作用を受けずに第１３図Ｅのようになるため、
ディエンファシス回路での妨害成分の減算は効果的に行
なわれ、ノイズ成分抑圧は良好になる。
リミット作用を受けずに第１３図Ｅのようになるため、
ディエンファシス回路での妨害成分の減算は効果的に行
なわれ、ノイズ成分抑圧は良好になる。
本実施例で、ディエンファシス回路で位相回りが生じ、
波形再現性が良好でない場合に、トラップのＬｌのかわ
りに、第７図、第１ｋｋ第１１図に示すタイプの切りか
えスイッチをもったインダクタンス回路を用いて、これ
を補正することかでさる。この場合、第１図の実施例に
おし）で同様の方法でｆＯずれを補正する時よ、りもノ
イズ抑圧効果は良好である。
波形再現性が良好でない場合に、トラップのＬｌのかわ
りに、第７図、第１ｋｋ第１１図に示すタイプの切りか
えスイッチをもったインダクタンス回路を用いて、これ
を補正することかでさる。この場合、第１図の実施例に
おし）で同様の方法でｆＯずれを補正する時よ、りもノ
イズ抑圧効果は良好である。
本実施例で用いているブリッジＴＷトラップは第１２図
の例に限られるものでなく、各種の３端子ノツチフイル
タを用いることもできる。
の例に限られるものでなく、各種の３端子ノツチフイル
タを用いることもできる。
第１図、第１２囚の実施例では記録再生兼用回路で説明
したが、もちろんエンファシスとディエンファシスとで
回路を別にしてもよい。また同実施例ではクロマ信号が
ｆｓｃ（ＮＴ８Ｃでは約３、Ｆ８ＭＨｚ 、 Ｐ Ａ
Ｌでは約４．４３ Ｍ）ｌｘ ）の帯域の時で説明した
が、本発すｊはこれに限定されず、■Ｔ）（、のクロマ
信号記録周波数帯域、例えは７４０ＫＨｚの信号を処理
するように構成した場合でも効果かある。
したが、もちろんエンファシスとディエンファシスとで
回路を別にしてもよい。また同実施例ではクロマ信号が
ｆｓｃ（ＮＴ８Ｃでは約３、Ｆ８ＭＨｚ 、 Ｐ Ａ
Ｌでは約４．４３ Ｍ）ｌｘ ）の帯域の時で説明した
が、本発すｊはこれに限定されず、■Ｔ）（、のクロマ
信号記録周波数帯域、例えは７４０ＫＨｚの信号を処理
するように構成した場合でも効果かある。
本発明によれば、クロマ信号に混入するノイズを低減で
きるので、衿生画のクロマＳ／Ｎの改善に効果かある。
きるので、衿生画のクロマＳ／Ｎの改善に効果かある。
またエンファシス回路とディエンファシス（ロ）路とで
信号再現性かよく、回路規模を増大しないよう両回路を
兼用化することも容易である。
信号再現性かよく、回路規模を増大しないよう両回路を
兼用化することも容易である。
第１図は本発明によるエンファシス筒路◆ディエンファ
シス回路の兼用回路の御飯雄側を示す回路図、第２図は
本発明のエンファシス特性の一例を示す弔性図、第３図
は本発明のディエンファシス％注の一例を示すりな性図
、第４図はｆｏのスレタデイエンファシス特性の一例を
示す特性図、第５図、紀６図、８１８７図、第８図、第
９図、第１０図、第１１図はそれぞれ、本発明に用いら
れる非線形トラップ回路の例を示す回路図、第１２図は
本発明によるエンファシス回路・ディエンファシス回路
の兼用回路の他の実施例を示す回路図、第１３図は、本
発明の回路の各部の波形を示す説明図である。 符号の説明 １・・・エンファシス回路の入力端子 ２・・・エンファシス回路の出力端子 ３・・・ディエンファシス回路の入力端子４・・・ディ
エンファシス回路の出力端子６・・・減算回路 ７・・・非線形トラップ回路 代理人弁理士 高 橋 明 夫−１、 第２０ 写 第４虐 第１ 第ｄ
シス回路の兼用回路の御飯雄側を示す回路図、第２図は
本発明のエンファシス特性の一例を示す弔性図、第３図
は本発明のディエンファシス％注の一例を示すりな性図
、第４図はｆｏのスレタデイエンファシス特性の一例を
示す特性図、第５図、紀６図、８１８７図、第８図、第
９図、第１０図、第１１図はそれぞれ、本発明に用いら
れる非線形トラップ回路の例を示す回路図、第１２図は
本発明によるエンファシス回路・ディエンファシス回路
の兼用回路の他の実施例を示す回路図、第１３図は、本
発明の回路の各部の波形を示す説明図である。 符号の説明 １・・・エンファシス回路の入力端子 ２・・・エンファシス回路の出力端子 ３・・・ディエンファシス回路の入力端子４・・・ディ
エンファシス回路の出力端子６・・・減算回路 ７・・・非線形トラップ回路 代理人弁理士 高 橋 明 夫−１、 第２０ 写 第４虐 第１ 第ｄ
Claims (1)
- 逆並列接続したダイオードと、これと実質的に並列に少
なくともインダクタンスと容量とからなるトラップ回路
を接続してダイナミックな特性を得、該ダイナミックな
特性と逆のダイナミック特性を、少なくとも９１．質的
な減算回路と減算することによって生じる位相遅れを補
正する手段とから得ることを特徴とするクロマ信号のエ
ンファシス−ディエンファシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194296A JPS6086993A (ja) | 1983-10-19 | 1983-10-19 | クロマ信号のエンフアシス・デイエンフアシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194296A JPS6086993A (ja) | 1983-10-19 | 1983-10-19 | クロマ信号のエンフアシス・デイエンフアシス回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2284223A Division JPH03183295A (ja) | 1990-10-24 | 1990-10-24 | クロマ信号のエンファシス・ディエンファシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6086993A true JPS6086993A (ja) | 1985-05-16 |
| JPH0131838B2 JPH0131838B2 (ja) | 1989-06-28 |
Family
ID=16322231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194296A Granted JPS6086993A (ja) | 1983-10-19 | 1983-10-19 | クロマ信号のエンフアシス・デイエンフアシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086993A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985878A (en) * | 1988-09-12 | 1991-01-15 | Casio Computer Co., Ltd. | Electronic timepiece with analog time display unit and electrooptic data display unit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327415A (en) * | 1976-08-26 | 1978-03-14 | Sony Corp | Recordi ng and reproducing system |
| JPS56129417A (en) * | 1980-03-14 | 1981-10-09 | Hitachi Ltd | Phase equalizer for integrated circuit |
| JPS57154923A (en) * | 1981-03-19 | 1982-09-24 | Toshiba Corp | Phase circuit |
| JPS5880990A (ja) * | 1981-11-09 | 1983-05-16 | Matsushita Electric Ind Co Ltd | カラーテレビジョン信号の記録再生方法 |
| JPS5897992A (ja) * | 1981-12-07 | 1983-06-10 | Hitachi Ltd | クロマ信号の再生装置 |
-
1983
- 1983-10-19 JP JP58194296A patent/JPS6086993A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327415A (en) * | 1976-08-26 | 1978-03-14 | Sony Corp | Recordi ng and reproducing system |
| JPS56129417A (en) * | 1980-03-14 | 1981-10-09 | Hitachi Ltd | Phase equalizer for integrated circuit |
| JPS57154923A (en) * | 1981-03-19 | 1982-09-24 | Toshiba Corp | Phase circuit |
| JPS5880990A (ja) * | 1981-11-09 | 1983-05-16 | Matsushita Electric Ind Co Ltd | カラーテレビジョン信号の記録再生方法 |
| JPS5897992A (ja) * | 1981-12-07 | 1983-06-10 | Hitachi Ltd | クロマ信号の再生装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985878A (en) * | 1988-09-12 | 1991-01-15 | Casio Computer Co., Ltd. | Electronic timepiece with analog time display unit and electrooptic data display unit |
| US5050138A (en) * | 1988-09-12 | 1991-09-17 | Casio Computer Co., Ltd. | Electronic wrist watch having a sound producing unit and an electrooptic data display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0131838B2 (ja) | 1989-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4223282A (en) | Method of reducing interference components in a frequency modulated signal and device for carrying out said method | |
| US3818362A (en) | Noise reduction circuit | |
| US4348692A (en) | VTR With equalizer | |
| JPS6086993A (ja) | クロマ信号のエンフアシス・デイエンフアシス回路 | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| KR960016441B1 (ko) | 알지비(rgb) 인코더 | |
| JPS6032389B2 (ja) | ダビング方式 | |
| JPH0570357B2 (ja) | ||
| US4882618A (en) | FM signal demodulator for video signal reproducing apparatus | |
| KR900010463Y1 (ko) | 휘도 신호의 3. 58[MHz]잡음 제거회로 | |
| JPH0766657A (ja) | 遅延等価回路 | |
| JP2783930B2 (ja) | フィルタ回路 | |
| JPH056370B2 (ja) | ||
| JPH03205994A (ja) | クロマ信号のエンファシス・ディエンファシス回路 | |
| JPH0238483Y2 (ja) | ||
| JP3307106B2 (ja) | 信号振幅制限回路 | |
| JPH0787360A (ja) | 輪郭補正回路 | |
| JPS59138186A (ja) | クロマ信号のエンフアシス・デイエンフアシス回路 | |
| JPS6161590A (ja) | 色信号処理回路 | |
| JPH10149504A (ja) | オーディオ信号記録補償装置 | |
| JPS62285588A (ja) | 等化回路装置 | |
| Lunn | A Monolithic Wideband Synchronous Video Detector for Color TV | |
| JPH02227803A (ja) | イコライザー回路 | |
| JPS6346089A (ja) | 低域変換搬送色信号のイコライズ回路 | |
| JPS6161589A (ja) | 色信号処理回路 |