JPH0570357B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロマ信号記録再生方式に係り、ク
ロマ信号に混入するノイズ低減に好適で、記録再
生兼用化に好都合かつ信号再現性の良好なクロマ
信号のエンフアシス回路・デイエンフアシス回路
に関する。

〔発明の背景〕

従来のVTR技術として、トラツキング性能を
向上させるものにフイリツプス社のＶ−2000方式
があり、音声向上技術として、音声信号をFM変
調して低域変換クロマ信号と周波数多重記録する
ものがある。

これらの技術において、トラツキングのための
パイロツト信号は低域変換クロマ信号のすぐ下側
の帯域であり、FM音声信号は低域変換クロマ信
号のすぐ上側の帯域の信号である。実用的なトラ
ツキング性能、良好な音声を得るためには、パイ
ロツト信号、FM音声信号はある程度のレベルで
記録しなければならないが、この時、これらの信
号が低域クロマ信号のサイドバンドとして再生さ
れクロマ画質を劣化さる原因となる。

また、テープ・ヘツド系で発生するランダム性
のノイズに関しては、VTRの再生系に低減する
方法を何らもたず同じくクロマ画質を劣化させて
いた。

〔発明の目的〕

本発明の目的は、従来技術の欠点をなくし、ク
ロマ信号に混入するノイズを低減させることがで
き、記録再生兼用化に好都合かつ信号再現性の良
好なクロマ信号のエンフアシス回路、デイエンフ
アシス回路を提供することにある。

〔発明の概要〕

上記目的を達するため、記録時・再生時にクロ
マ信号のサイドバンドをそれぞれダイナミツクに
強調、抑圧するための回路を設け、記録時に強調
したサイドバンド成分を再生時に抑圧するととも
にノイズ成分をも抑圧する。該回路はダイオード
等を逆極性に並列接続した可変インピーダンス素
子、ＬとＣとからなるトラツプ回路、およびその
他のスイツチ回路、増幅回路とから構成し適切な
エンフアシス特性、デイエンフアシス特性を得
る。また、サイドバンド強調、抑圧のための両回
路を互いに逆特性とするためデイエンフアシス特
性はフイードバツク回路構成で得、これにより両
回路を兼用化しかつ信号再現性を良好にする。

〔発明の実施例〕

本発明の一実施例を第１図により説明する。第
１図において１はエンフアシス回路の入力端子、
２はエンフアシス回路の出力端子、３はデイエン
フアシス回路の入力端子、４はデイエンフアシス
回路の出力端子、５はスイツチ回路、６は減算回
路、７は非線形トラツプ回路、８，９，１０はそ
れぞれ第１、第２、第３の集積回路用のピン、
Q₁〜Q₁₄はトランジスタ、R₁〜R₁₆は抵抗、D₁，
D₂はダイオード、C₀〜C₃は容量、L₁，L₂はイン
ダクタンス、J₁〜J₉は電流源である。

記録の時のエンフアシス回路としての動作を説
明する。入力端子１には例えば入力0.5Vp−ｐを
OdBとするクロマ信号が供給される。次にこの
クロマ信号はスイツチ回路５のａ側からトランジ
スタQ₈のベースに供給され、トランジスタQ₈の
エミツタを通して減算回路６の負入力側へ導か
れ、また抵抗R₈、トランジスタQ₉のベース、同
エミツタと導かれ差動対トランジスタQ₁₀，Q₁₁
の一方を駆動する。容量C₂は十分大きな容量と
し抵抗R₉、容量C₂でクロマ信号を減衰させ基準
直流電位を作り、トランジスタQ₁₂のベース、同
エミツタへと導き、差動対トランジスタQ₁₀，
Q₁₁のもう一方を基準電位に固定する。容量C₂は
ピンの外づけとしているがIC内部の容量を使用
してもよい。

トランジスタQ₁₀のコレクタには逆位相で信号
に比例した交流電流が流れ、これに応じ抵抗R₁₀
両端に電圧を生じるが、抵抗R₁₀には、大容量の
容量C₀を通しクロマキヤリア周波数sc（Ｎ・
TSCでは約3.58MHz、PALでは約4.43MHz）に共
振点をもつL₁，C₃の１ラツプ回路が接続されて
いるため、クロマ信号のサイドバンド成分のみが
生じる。またピン１０での最大レベルはダイオー
ドD₁，D₂によるリミツト作用で制限される。こ
のピン１０に生じる電圧を減算器６の正入力側へ
導き原信号を減じ出力端子２にエンフアシスされ
たクロマ信号を得る。したがつて、入力信号が大
きい時はピン１０から減算回路６への信号は、原
信号に対し周波数にかかわりなく小さいので、エ
ンフアシス回路の周波数特性は第２図のOdBと
示されたようなフラツトな特性となる。これに対
し入力信号が小さい時には、ピン１０から減算回
路６への信号は周波数がscから離れるに従つて、
原信号に対し相対的に大きくなり、エンフアシス
回路の周波数特性は第２図の−20dBと示された
ようなカーブになる。また入力信号がこの中間の
時には第２図で−10dBと示されたような中間の
特性となる。

第２図の特性は例えば、抵抗R₁₂＝R₁₃＝120
Ω、抵抗R₁₀＝680Ω、インダクタンスL₁＝
110μH、抵抗R₁₅＝300Ω、抵抗R₁₆＝100Ω、抵抗
R₁₄＝300Ω、のような値を選び、ダイオードD₁，
D₂をシヨツトキーダイオードとすると可能であ
る。もちろん、トランジスタQ8−Q12からなる
増幅回路はトランジスタQ10のコレクタ浮遊容量
と抵抗１０，１１とからなる時定数回路により主
として決定される周波数特性をもつため、この周
波数特性を考慮して第２図に示すトラツプ周波数
が正確にクロマキヤリア周波数scに一致するよ
うに非線形トラツプ７の共振周波数が設定され
る。このため、通常非線形トラツプ７自体の共振
周波数は周波数scからわずかにずれた値に設定
される。また抵抗R₁₁＝300Ω付近の値を選びト
ランジスタQ₁₀のコレクタ電圧を出力して、これ
を直接エンフアシス回路出力とすることもでき
る。これは入力信号に比例したトランジスタQ₁₀
のコレクタ電流と抵抗R₁₁との積で決まる電圧が
ピン１０に生ずる電圧に加算されるからである。

次に再生の時のデイエンフアシス回路としての
動作を説明する。入力端子３には例えば入力
0.5Vp−ｐを0dBとするエンフアシスされたクロ
マ信号を導く。この信号をトランジスタQ₁，Q₂、
抵抗R₁，R₂で構成される加算回路で先に説明し
たピン１０の信号と加算する。この時例えば抵抗
R₁＝R₂＝Ｒとすると、加算後の信号はＲ／2R＝１／２ 倍されてトランジスタQ₃のベースに導かれる。
これをトランジスタQ₃のエミツタ、トランジス
タQ₄、抵抗R₃、トランジスタQ₅，Q₆の差動対と
導き加算で減衰した分をトランジスタQ₅，Q₆、
抵抗R₅，R₆，R₇、電流源J₄で構成される差動ア
ンプで増幅する。容量C₁は本来基準直流電位を
作るために信号を減衰させるコンデンサである
が、実際には値を小さく選び、R₄，C₁のカツト
オフ周波数が1MHz〜数ＭHzになるようにした方
がよい。この理由は後述する。さて増幅された信
号はトランジスタQ₆のコレクタからトランジス
タQ₇のエミツタフオロワを通して得る。この信
号がデイエンフアシス回路出力であるが、トラン
ジスタQ₆のコレクタの信号はスイツチ回路５の
ｂ側を通してトランジスタQ₈ベースへも導く。
これにより、先に説明したようにピン１０には最
大レベルをリミツトされたサイドバンド信号が生
じ、これはトランジスタQ₈のベース信号と逆相
である。この信号はトランジスタQ₂ベースへと
導かれ、デイエンフアシス入力信号との加算が行
なわれる。したがつて、この加算は入力信号から
サイドバンド信号を減算していることになりサイ
ドバンドのノイズ成分抑圧がなされる。

デイエンフアシスの入力信号が大きい時には、
ピン１０に生じる信号は、周波数にかかわりなく
入力に対し小さいとみなされるので、デイエンフ
アシス回路の周波数特性は第３図の0dBと示され
たようなフラツトな特性になる。これに対し入力
信号が小さい時には、ピン１０に生じる信号は、
周波数がscから離れるに従つて原信号に対し相
対的に大きくなり、デイエンフアシス回路の周波
数特性は第３図の−20dBと示されたようなカー
ブになる。また入力信号がこの中間の時には第３
図で−10dBと示されたような中間の特性となる。

第３図の特性は、記録時に説明したような定数
で実現できる。これは、エンフアシス回路とデイ
エンフアシス回路とで回路構成が全く逆となつて
いるからである。すなわちエンフアシス回路の構
成は原信号と最大レベルをリミツトされたサイド
バンド信号とを加算するようになつており、デイ
エンフアシス回路の構成は、デイエンフアシス出
力信号から最大レベルをリミツトされたサイドバ
ンド信号を作り、これを原信号から減じて出力信
号としているからである。

またこのように記録と再生で非線形トラツプ回
路７を兼用化すれば、エンフアシスとデイエンフ
アシスとの逆特性は、バラツキを少なく実現でき
る。

デイエンフアシス回路構成は上述したようにフ
イードバツク形式となるため、フイードバツクル
ープで生じる位相回わりが問題となる。すなわ
ち、トランジスタQ6のコレクタ浮遊容量と抵抗
７とからなる時定数回路により伝送信号に位相遅
れが生じ、これは、デイエンフアシス特性では、
第４図に示すような0のずれる特性となつて現
れ、信号再現性上は、クロマ信号の後縁部分に余
分のトランジエントが残る現象となる。

これを補正するには、フイードバツクループに
位相進みが生じるように適当な回路を挿入すれば
よいが、第１図の実施例では容量C₁の値を前述
のように小さな値に選べば可能となる。これは、
トランジスタQ₅，Q₆の差動対による差動増幅器
の負入力側に抵抗R₄、容量C₁による位相遅れ信
号が加えられるため出力には逆に位相進みが生じ
るからである。

容量C₁はピン８の外づけとしているがIC内部
の容量を使用してもよい。ただし抵抗R₄、容量
C₁の値のバラツキは通常より小さく抑えた方が
よい。これは、補正後の0のバラツキを小さくす
るためである。

またデイエンフアシス特性の0ずれの補正に
は、第５図のような非線形トラツプ回路を第１図
の非線形トラツプ回路７の代りに用いることによ
つても可能である。第５図においてL₁₁はインダ
クタンス、C₁₁は容量、Q₂₁，Q₂₂はトランジスタ
である。記録時は、トランジスタQ₂₂のベースを
“Low”としインダクタンスL₁と容量C₃のトラツ
プを用いる。これに対し、再生時は、Q₂₁ベース
を“Low”としてあらかじめ上側にオフセツト
した周波数sc＋（sc−0）に共振点をもつ容量
C₁₁とインダクタンスL₁₁からなるトラツプを用い
る。これによりデイエンフアシス回路の0ずれは
補正される。

また同様にデイエンフアシス回路の0ずれを第
６図、第７図、第８図、第９図、第１０図、第１
１図に示す非線形トラツプ回路を用いることによ
つて補正することが可能である。第６図、第７
図、第８図、第９図、第１０図、第１１図におい
て既出の図と同じ番号、符号は同じ構成要素を示
し、C₂₁，C₄₁，C₄₂，C₆₁は容量、L₃₁，L₅₁，L₇₁，
L₇₂はインダクタンスである。第６図においてイ
ンダクタンスL₁と容量C₂₁の共振周波数は上側に
オフセツトしたsc＋（sc−0）にし、記録時の
みトランジスタQ₂₂のベースを“Low”、再生時
のみトランジスタQ₂₁のベースを“Low”とす
る。第７図においてインダクタンスL₃₁と容量C₃
で構成する共振回路の共振周波数を上側にオフセ
ツトしたsc＋（sc−0）とし、記録時のみトラ
ンジスタQ₂₂のベースを“Low”、再生時のみト
ランジスタQ₂₁のベースを“Low”とする。第８
図においてインダクタンスL₁と２個の容量C₄₁＋
4₄₂とで構成する共振回路の共振周波数をscと
し、L₁，C₄₁の共振周波数を上側にオフセツトし
たsc＋（sc−0）にする。トランジスタQ₂₂のベ
ースは記録時のみ“Low”とする。第９図にお
いてL₁L₅₁／L₁＋L₅₁，C₃の共振周波数を上側にオフセ ツトしたsc＋（sc−0）とし、再生時のみトラ
ンジスタQ₂₁のベースを“Low”とする。第１０
図においてC₃C₆₁／C₃＋C₆₁，L₁の共振周波数を上側に オフセツトしたsc＋（sc−0）とし、記録時の
みトランジスタQ₂₂のベースを“Low”とする。
第１１図においてL₇₁，L₇₂，C₃の共振周波数を
sc，L₇₁，C₃の共振周波数を上側にオフセツトし
たsc＋（sc−0）とし、再生時のみトランジス
タQ₂₁のベースを“Low”とする。

第５図、第６図、第７図、第８図、第９図、第
１０図、第１１図においてトランジスタQ₂₁，
Q₂₂はPNPトランジスタを用いているがNPNト
ランジスタとしてもよい。この場合、そのエミツ
タおよび第８図〜第１１図の容量C₄₁、インダク
タンスL₁、容量C₆₁、インダクタンスL₇₂のVcc側
をGNDに接続し、記録時と再生時の論理を反転
してトランジスタQ₂₁，Q₂₂のベースに加えれば
よい。

以上説明した第５図〜第１１図の非線形トラツ
プ回路の例を用いるのは、デイエンフアシス回路
での波形再現性の改善が主なる目的であるが、ノ
イズ抑圧効果に関しては多少犠性を覚悟しなけれ
ばならない。それは、デイエンフアシス回路のト
ラツプ周波数をずらすことによつてsc成分のト
ラツプでの減衰度が減少し、フイードバツク減算
が効果的に行なわれなくなるからである。このた
め、第５図〜第１１図の例において再生時の共振
周波数をscに設定し、記録時の共振周波数を下
側にオフセツトした0に設定することによつて、
ノイズ抑圧効果を犠性にすることなく、波形再生
性を改善するようにもできる。ただし記録特性を
変えるのは互換性が許容する範囲にとどめなけれ
ばならない。

第１２図に、第１図とは別の本発明の実施例を
示す。第１２図において既出の図と同じ番号、符
号は同じ構成要素を示し、１１は第４図の集積回
路用のピン、C′₃，C′₄は容量、R₁₇は抵抗である。

第１２図の実施例と第１図の実施例との違い
は、非線形トラツプ回路７のかわりにブリツジＴ
型トラツプを含む非線形トラツプ回路を用いるこ
とである。他の部分の動作は同様である。L₁，
C′₃＋C′₄の共振周波数をscとし、インダクタン
スL₁がもつ純抵抗分ｒの４倍に抵抗R₁₇を選ぶ。
この時、ピン１１に生ずる信号は、第１図のピン
１０に生じる信号に比べ、sc成分が非常に小さ
い。これは、第１図の実施例ではインダクタンス
L₁の純抵抗分によりインダクタンスL₁と容量C₃
とで構成するトラツプの減衰度があまり深くとれ
ないに対し、本実施例ではインダクタンスL₁の
純抵抗分を抵抗R₁₇が打ち消すように働き、非常
に深い減衰度（−40〜−50dB）が得られるため
である。

すなわち、入力端子１または３に第１３図Ａの
ような信号を入力した時、第１図のピン１０に生
じる波形は、第１３図Ｂのようになるのに対し、
本実施例では第１３図Ｃのようになる。入力波形
にランダムノイズやその他の妨害が混入している
時に、第１図の実施例ではピン１０の波形は第１
３図Ｄのようになり、妨害成分がリミツト作用を
受け減衰してしまうため、デイエンフアシス回路
で原信号から減じる妨害成分が小さくなり妨害は
あまり抑圧されなくなる。したがつて図１の実施
例でノイズ抑圧効果を大きくするにはL₁の純抵
抗分を十分小さくする必要があり高価なインダク
タンスを用いると必ずしもコスト効率がよくな
い。

これに対し本実施例では、ピン１１の波形は妨
害成分がリミツト作用を受けずに第１３図Ｅのよ
うになるため、デイエンフアシス回路での妨害成
分の減算は効果的に行なわれ、ノイズ成分抑圧は
良好になる。

本実施例で、デイエンフアシス回路で位相回り
が生じ、波形再現性が良好でない場合に、トラツ
プのL₁のかわりに、第７図、第９図、第１１図
に示すタイプの切りかえスイツチをもつたインダ
クタンス回路を用いて、これを補正することがで
きる。この場合、第１図の実施例において同様の
方法で0ずれを補正する時よりもノイズ抑圧効果
は良好である。

本実施例で用いているブリツジＴ型トラツプは
第１２図の例に限られるものでなく、各種の３端
子ノツチフイルタを用いることもできる。

第１図、第１２図の実施例では記録再生兼用回
路で説明したが、もちろんエンフアシスとデイエ
ンフアシスとで回路を別にしてもよい。また同実
施例ではクロマ信号がsc（NTSCでは約3.58M
Hz、PALでは約4.43MHz）の帯域の時で説明した
が、本発明はこれに限定されず、VTRのクロマ
信号記録周波数帯域、例えば740KHzの信号を処
理するように構成した場合でも効果がある。

〔発明の効果〕

本発明によれば、クロマ信号に混入するノイズ
を低減できるので、再生画のクロマＳ／Ｎの改善
に効果がある。またエンフアシス回路とデイエン
フアシス回路とで信号再現性がよく、回路規模を
増大しないよう両回路を兼用化することも容易で
ある。

【図面の簡単な説明】

第１図は本発明によるエンフアシス回路・デイ
エンフアシス回路の兼用回路の一実施例を示す回
路図、第２図は本発明のエンフアシス特性の一例
を示す特性図、第３図は本発明のデイエンフアシ
ス特性の一例を示す特性図、第４図は0のずれた
デイエンフアシス特性の一例を示す特性図、第５
図、第６図、第７図、第８図、第９図、第１０
図、第１１図はそれぞれ、本発明に用いられる非
線形トラツプ回路の例を示す回路図、第１２図は
本発明によるエンフアシス回路・デイエンフアシ
ス回路の兼用回路の他の実施例を示す回路図、第
１３図は、本発明の回路の各部の波形を示す説明
図である。 符号の説明、１…エンフアシス回路の入力端
子、２…エンフアシス回路の出力端子、３…デイ
エンフアシス回路の入力端子、４…デイエンフア
シス回路の出力端子、６…減算回路、７…非線形
トラツプ回路。

Claims (1)

1. 【特許請求の範囲】 １ ダイオードが逆極性で並列接続されたダイオ
   ード並列接続回路を負荷とする共振回路を含む非
   線形トラツプ回路と、記録クロマ信号を上記非線
   形トラツプ回路を通過させてそのサイドバンド信
   号を取り出す第１伝送路、記録クロマ信号を上記
   非線形トラツプ回路を介さず伝送する第２伝送
   路、および第１および第２伝送路の出力を加算す
   る加算回路からなるクロマエンフアシス回路と、
   コレクタ負荷抵抗を有し再生クロマ信号を増幅す
   るトランジスタを含む第３伝送路および第３伝送
   路の出力を上記第１伝送路を介して第３伝送路の
   入力側に負帰還するフイードバツク径路からなる
   クロマデイエンフアシス回路とからなり、上記非
   線形トラツプ回路の共振周波数は所望のエンフア
   シス特性が得られるように設定され、上記トラン
   ジスタのコレクタ浮遊容量とコレクタ負荷抵抗と
   からなる時定数回路によりデイエンフアシス特性
   が所望のエンフアシス特性の逆特性からずれるの
   を補償する補償回路をさらに具備することを特徴
   とするクロマ信号のエンフアシス・デイエンフア
   シス回路。 ２ 上記補償回路は、上記トランジスタのベース
   に接続された他の時定数回路からなることを特徴
   とする特許請求の範囲第１項記載のクロマ信号の
   エンフアシス・デイエンフアシス回路。