JPS6084812A - トランジスタの製法 - Google Patents
トランジスタの製法Info
- Publication number
- JPS6084812A JPS6084812A JP19317083A JP19317083A JPS6084812A JP S6084812 A JPS6084812 A JP S6084812A JP 19317083 A JP19317083 A JP 19317083A JP 19317083 A JP19317083 A JP 19317083A JP S6084812 A JPS6084812 A JP S6084812A
- Authority
- JP
- Japan
- Prior art keywords
- window
- impurity
- oxide film
- diffusion layer
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、トランジスタの製法に関するものである。
トランジスタには不純物拡散層が設けられているが、そ
の不純物拡散層の横幅は、不純物拡散層が半導体基板表
面の酸化膜に形成された窓部を通して不純物を拡散する
ことにより形成されるため、窓部の大きさによって決ま
ってしまう。したがって、窓部の大き゛さを変えない限
り不純物拡散層の横幅を変えることはできない。そのた
め、製造条件等の変更により不純物拡散層の横幅を変え
るということは殆どできなかった。
の不純物拡散層の横幅は、不純物拡散層が半導体基板表
面の酸化膜に形成された窓部を通して不純物を拡散する
ことにより形成されるため、窓部の大きさによって決ま
ってしまう。したがって、窓部の大き゛さを変えない限
り不純物拡散層の横幅を変えることはできない。そのた
め、製造条件等の変更により不純物拡散層の横幅を変え
るということは殆どできなかった。
ところで、ラテラルＰＮＰ トランジスタは、第１図に
示すようにベース部１．コレクタ部２およびエミッタ部
龜を備えたマスクパターンフィルム（１トランジスタ分
）４を用い、このマスクパターンフィルム４を、表面に
酸化膜を有する半導体基板上において、エツチングする
ことにより、第２図に示すように酸化膜５のベース領域
６．エミッタ領域７．コレクタ領域８を窓あけし、その
形成された窓から不純物を拡散して不純物拡散層９〜１
１を形成することにより製造されている。第２図におい
て、１２はＮ＋埋込層、１３はＰ形シリコン基板、１４
はエビクキシャル成長により形成されたＮ層である。こ
のラテラルＰＮＰ ）ランジスクの全体斜視図を第３図
に示す。この場合、コレクタ領域８の不純物拡散層１１
とエミッタ領域７の不純物拡散［１０との間隔（Ｗｂ）
は、マスクパターンフィルム４のコレクタ部４とエミッ
タ部３との間隔（Ｗｂ）と同じである。すなわち、各不
純物拡散層１０．１１の横幅は、マスクパターンフィル
ム４を用いて酸化膜に形成された窓の横幅とほぼ同じと
なっており、したがって、そのエミッタ領域７とコレク
タ領域８の不純物拡散層１０．１１との間隔ｗｂは、マ
スクパターンフィルム４のエミッタ部３とコレクタ部２
の間隔（ｗｂ）とほぼ等しくなるのである。このように
、ラテラルＰＮＰトランジスタも、半導体基板表面の酸
化膜に形成された窓部の大きさによって不純物拡散層１
０．１１の横幅が決まってしまい、不純物拡散ＪＦｉ１
０，１１の間隔も酸化膜に形成された窓と窓との間隔に
よっておのずと決まってしまっていた。翻ってトランジ
スタの電流増幅率ｈＦＥは、おもにベース幅（エミッタ
とコレクタとの間隔）に影響される。すなわち、ベース
幅が太きければ電流増幅率ｈＦＥは小さくなり、逆にベ
ース幅が小さければ電流増幅率ｈＦＥは太き（なる。こ
れを次式で示す。
示すようにベース部１．コレクタ部２およびエミッタ部
龜を備えたマスクパターンフィルム（１トランジスタ分
）４を用い、このマスクパターンフィルム４を、表面に
酸化膜を有する半導体基板上において、エツチングする
ことにより、第２図に示すように酸化膜５のベース領域
６．エミッタ領域７．コレクタ領域８を窓あけし、その
形成された窓から不純物を拡散して不純物拡散層９〜１
１を形成することにより製造されている。第２図におい
て、１２はＮ＋埋込層、１３はＰ形シリコン基板、１４
はエビクキシャル成長により形成されたＮ層である。こ
のラテラルＰＮＰ ）ランジスクの全体斜視図を第３図
に示す。この場合、コレクタ領域８の不純物拡散層１１
とエミッタ領域７の不純物拡散［１０との間隔（Ｗｂ）
は、マスクパターンフィルム４のコレクタ部４とエミッ
タ部３との間隔（Ｗｂ）と同じである。すなわち、各不
純物拡散層１０．１１の横幅は、マスクパターンフィル
ム４を用いて酸化膜に形成された窓の横幅とほぼ同じと
なっており、したがって、そのエミッタ領域７とコレク
タ領域８の不純物拡散層１０．１１との間隔ｗｂは、マ
スクパターンフィルム４のエミッタ部３とコレクタ部２
の間隔（ｗｂ）とほぼ等しくなるのである。このように
、ラテラルＰＮＰトランジスタも、半導体基板表面の酸
化膜に形成された窓部の大きさによって不純物拡散層１
０．１１の横幅が決まってしまい、不純物拡散ＪＦｉ１
０，１１の間隔も酸化膜に形成された窓と窓との間隔に
よっておのずと決まってしまっていた。翻ってトランジ
スタの電流増幅率ｈＦＥは、おもにベース幅（エミッタ
とコレクタとの間隔）に影響される。すなわち、ベース
幅が太きければ電流増幅率ｈＦＥは小さくなり、逆にベ
ース幅が小さければ電流増幅率ｈＦＥは太き（なる。こ
れを次式で示す。
ｈｌ”［ｉ （ρＢ） （ＬＨ） ２（ＬＢ）２トラン
ジスタにおいては、マスクパターンフィルム（第１図）
４のエミッタ部３とコレクタ部４の間隔によって自動的
に決まってしまうため、製造条件等を変更することによ
りこのベース幅を変えることができなかった。そのため
、製造条件等を変更して電流増幅率ｈＦＥを変更するこ
とば不可能であった。
ジスタにおいては、マスクパターンフィルム（第１図）
４のエミッタ部３とコレクタ部４の間隔によって自動的
に決まってしまうため、製造条件等を変更することによ
りこのベース幅を変えることができなかった。そのため
、製造条件等を変更して電流増幅率ｈＦＥを変更するこ
とば不可能であった。
この発明は、製造条件等の変更により不純物拡散層の横
幅を変えることができるようにすることを目的とする。
幅を変えることができるようにすることを目的とする。
この発明は、表面に酸化膜が形成されている半導体基板
を準備する工程と、この半導体基板の表面の酸化膜を窓
あけする工程と、半導体基板表面の酸化膜上に不純物を
デポジットする工程と、酸化膜に形成された窓部からこ
の不純物を半導体基板内に拡散する工程を備えたトラン
ジスタの製法であって、半導体基板表面の酸化膜の窓あ
けを、窓部の内周縁がテーパー面になるように行うこと
を特徴とするトランジスタの製法をその要旨とするもの
である。
を準備する工程と、この半導体基板の表面の酸化膜を窓
あけする工程と、半導体基板表面の酸化膜上に不純物を
デポジットする工程と、酸化膜に形成された窓部からこ
の不純物を半導体基板内に拡散する工程を備えたトラン
ジスタの製法であって、半導体基板表面の酸化膜の窓あ
けを、窓部の内周縁がテーパー面になるように行うこと
を特徴とするトランジスタの製法をその要旨とするもの
である。
すなわち、上記のようにすることにより不純物拡散層の
横幅を製造条件等の変更により変えることができ、それ
によってベース幅を変えてトランジスタの電流増幅率を
変えることができるようになる。
横幅を製造条件等の変更により変えることができ、それ
によってベース幅を変えてトランジスタの電流増幅率を
変えることができるようになる。
つぎに、この発明を実施例にもとづいて詳しく説明する
。
。
すなわち、この実施例は第４図に示すようにＰ形シリコ
ン基板１３の表面に形成された酸化膜５に対して窓あけ
をする際にその窓部１５の内周縁がテーパー面になるよ
うにしている。第４図において、７はエミッタ領域、８
はコレクタ領域、１２はＮ１埋込層、１３は半導体基板
、１４はエピタキシャル成長により形成されたＮ層であ
る。このように酸化膜５に窓あけする際の窓部１５の内
周縁をテーパー面に形成することは、例えばつぎのよう
にして行うことができる。すなわち、第５図に示すよう
に、表面に酸化膜５が形成されているシリコン基板１３
の、その酸化膜（Ｓｉ０２）５の上にＰＳＧＩＩ！Ｗ１
６を形成し、その上に開口部付きのレジスト膜１７を形
成する。そしてエツチングする。この場合、エツチング
液（フッ酸）に対して、ＰＳＧＩｔ１１６の方がＳｉ
Ｏ２酸化膜５よりもエツチング速度が速いため、第６Ｆ
ｇＪに示ずようにＰ、ＳＧ膜１６がエツチング液により
侵された状態になってＰＳＧＩ臭１６にサイドエツジが
おき、それによって５ｉ０２酸化膜５にテーパー面をも
つ窓部１５が形成される。ついで、第７図に示すように
ＰＳＧ膜１６およびレジスト膜１７を除去すると、テー
パー面付きの窓部１５が形成された５ｉ０２酸化ＨｔＪ
！５が露呈する。窓部１５の内周縁をテーパー面に形成
する他の方法として、第８図に示すように、５ｉ０２酸
化膜５を有するシリコン基板１３の、５ｉ０２酸化膜５
の上に、開口部をもつレジスト膜１７を形成し、濃度の
薄いエツチング液（フッ酸）によりゆっくりエツチング
するという方法がある。このようにすると、第９図の斜
線部で示すように、５ｉ０２酸化膜５がサイドエツジを
おこしながらゆっくりと侵されていく。その状態からレ
ジスト膜１７を除去すると、第１Ｏ図に示すように内周
縁がテーパー面になっている窓部１５が露呈する。この
ようにして窓部１５の内周縁をテーパー面に形成するこ
とが行われる。つぎに、第１１図に示すように内周縁が
テーパー面になっている窓部１５が形成されたシリコン
酸化１％５上に不純物をデポジットする。第１１図にお
いて、不純物を点で表している。この実施例では、不純
物のデポジットとしてボロン蒸着が行われている。つぎ
に第１２図に示すように不純物拡散を行う。この場合、
拡散時間が短いときには窓部１５の開口からのみ不純物
拡散が行われ１点鎖線のように不純物拡散層が形成され
る。そして拡散時間を長くすると、窓部１５のテーパー
面の肉厚の薄い部分から不純物が拡散していきそれによ
って不純物拡散層が２点鎖線で示すように大きくなり、
その横幅が拡がる。さらに拡散時間を長くすると、不純
物が窓部１５のテーパー面の肉厚の厚い部分からも拡散
していきそれによって不純物拡散層が実線で示すように
一層大きくなり、その横幅がさらに拡がる。
ン基板１３の表面に形成された酸化膜５に対して窓あけ
をする際にその窓部１５の内周縁がテーパー面になるよ
うにしている。第４図において、７はエミッタ領域、８
はコレクタ領域、１２はＮ１埋込層、１３は半導体基板
、１４はエピタキシャル成長により形成されたＮ層であ
る。このように酸化膜５に窓あけする際の窓部１５の内
周縁をテーパー面に形成することは、例えばつぎのよう
にして行うことができる。すなわち、第５図に示すよう
に、表面に酸化膜５が形成されているシリコン基板１３
の、その酸化膜（Ｓｉ０２）５の上にＰＳＧＩＩ！Ｗ１
６を形成し、その上に開口部付きのレジスト膜１７を形
成する。そしてエツチングする。この場合、エツチング
液（フッ酸）に対して、ＰＳＧＩｔ１１６の方がＳｉ
Ｏ２酸化膜５よりもエツチング速度が速いため、第６Ｆ
ｇＪに示ずようにＰ、ＳＧ膜１６がエツチング液により
侵された状態になってＰＳＧＩ臭１６にサイドエツジが
おき、それによって５ｉ０２酸化膜５にテーパー面をも
つ窓部１５が形成される。ついで、第７図に示すように
ＰＳＧ膜１６およびレジスト膜１７を除去すると、テー
パー面付きの窓部１５が形成された５ｉ０２酸化ＨｔＪ
！５が露呈する。窓部１５の内周縁をテーパー面に形成
する他の方法として、第８図に示すように、５ｉ０２酸
化膜５を有するシリコン基板１３の、５ｉ０２酸化膜５
の上に、開口部をもつレジスト膜１７を形成し、濃度の
薄いエツチング液（フッ酸）によりゆっくりエツチング
するという方法がある。このようにすると、第９図の斜
線部で示すように、５ｉ０２酸化膜５がサイドエツジを
おこしながらゆっくりと侵されていく。その状態からレ
ジスト膜１７を除去すると、第１Ｏ図に示すように内周
縁がテーパー面になっている窓部１５が露呈する。この
ようにして窓部１５の内周縁をテーパー面に形成するこ
とが行われる。つぎに、第１１図に示すように内周縁が
テーパー面になっている窓部１５が形成されたシリコン
酸化１％５上に不純物をデポジットする。第１１図にお
いて、不純物を点で表している。この実施例では、不純
物のデポジットとしてボロン蒸着が行われている。つぎ
に第１２図に示すように不純物拡散を行う。この場合、
拡散時間が短いときには窓部１５の開口からのみ不純物
拡散が行われ１点鎖線のように不純物拡散層が形成され
る。そして拡散時間を長くすると、窓部１５のテーパー
面の肉厚の薄い部分から不純物が拡散していきそれによ
って不純物拡散層が２点鎖線で示すように大きくなり、
その横幅が拡がる。さらに拡散時間を長くすると、不純
物が窓部１５のテーパー面の肉厚の厚い部分からも拡散
していきそれによって不純物拡散層が実線で示すように
一層大きくなり、その横幅がさらに拡がる。
このように、拡散時間の関節により不純物拡散層（Ｐ膨
拡散層）の横幅が順次拡がる。その結果、コレクタ領域
８の不純物拡散層１１とエミッタ領域７の不純物拡散層
１０との間隔（ベース幅Ｗｂ）が次第に短くなり、それ
によってトランジスタの電流増幅率が次第に大きくなる
。
拡散層）の横幅が順次拡がる。その結果、コレクタ領域
８の不純物拡散層１１とエミッタ領域７の不純物拡散層
１０との間隔（ベース幅Ｗｂ）が次第に短くなり、それ
によってトランジスタの電流増幅率が次第に大きくなる
。
このようにして電流増幅率の異なるラテラルＰＮＰ）ラ
ンジスタを製造条件（拡散時間の調節）を変更すること
により容易に製造しうるようになる。
ンジスタを製造条件（拡散時間の調節）を変更すること
により容易に製造しうるようになる。
なお、上記の実施例ではラテラルＰＮＰ ）ランジスタ
の製造について説明しているがこの発明はラテラルＰＮ
Ｐトランジスタの製造に限定されるものではなく、すべ
てのトランジスタに応用しうるものである。
の製造について説明しているがこの発明はラテラルＰＮ
Ｐトランジスタの製造に限定されるものではなく、すべ
てのトランジスタに応用しうるものである。
この発明は、以上のようにしてトランジスタを製造する
ため、不純物拡散時間を関節することによって不純物拡
散層の横幅を調節することができ、それによってトラン
ジスタの電流増幅率等を変更することができるようにな
る。また窓部の内周縁がテーパー面に形成されているた
め窓部の角部（エツジ）におけるアルミニウム配線の断
線をも防止することができるようになる。
ため、不純物拡散時間を関節することによって不純物拡
散層の横幅を調節することができ、それによってトラン
ジスタの電流増幅率等を変更することができるようにな
る。また窓部の内周縁がテーパー面に形成されているた
め窓部の角部（エツジ）におけるアルミニウム配線の断
線をも防止することができるようになる。
第１図はラテラルＰＮＰ ）ランジスタに用いるマスク
パターンの斜視図、第２図はそれを用いて製造されたラ
テラルＰＮＰ ）ランジスタの断面図、第３図はその斜
視図、第４図ないし第１２図はこの発明の一実施例の説
明図である。 ５・・・酸化膜 ７・・・エミッタ領域 ８・・・コレ
クタ領域 １０．１１・・・不純物拡散層 １２・・・
Ｉ”１１８埋込［１３・・・シリコン基板 １４・・・
ＮＩ晋 １５・・・窓部 代理人 弁理士 松 本 武 彦 第５図 第６図 筑 ７ 図 第８図 第９図 第１０図
パターンの斜視図、第２図はそれを用いて製造されたラ
テラルＰＮＰ ）ランジスタの断面図、第３図はその斜
視図、第４図ないし第１２図はこの発明の一実施例の説
明図である。 ５・・・酸化膜 ７・・・エミッタ領域 ８・・・コレ
クタ領域 １０．１１・・・不純物拡散層 １２・・・
Ｉ”１１８埋込［１３・・・シリコン基板 １４・・・
ＮＩ晋 １５・・・窓部 代理人 弁理士 松 本 武 彦 第５図 第６図 筑 ７ 図 第８図 第９図 第１０図
Claims (1)
- （１） 表面に酸化膜が形成されている半導体基板を準
備する工程と、この半導体基板の表面の酸化膜を窓あけ
する工程と、半導体基板表面の酸化股上に不純物をデポ
ジットする工程と、酸化膜に形成された窓部からこの不
純物を半導体基板内に拡散する工程を備えたトランジス
タの製法であって、半導体基板表面の酸化膜の窓あけを
、窓部の内周縁がテーパー面になるように行うことを特
徴とするトランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19317083A JPS6084812A (ja) | 1983-10-14 | 1983-10-14 | トランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19317083A JPS6084812A (ja) | 1983-10-14 | 1983-10-14 | トランジスタの製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084812A true JPS6084812A (ja) | 1985-05-14 |
Family
ID=16303454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19317083A Pending JPS6084812A (ja) | 1983-10-14 | 1983-10-14 | トランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084812A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2281786A (en) * | 1993-09-09 | 1995-03-15 | Korea Electronics Telecomm | Optical switching device |
-
1983
- 1983-10-14 JP JP19317083A patent/JPS6084812A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2281786A (en) * | 1993-09-09 | 1995-03-15 | Korea Electronics Telecomm | Optical switching device |
| GB2281786B (en) * | 1993-09-09 | 1997-05-28 | Korea Electronics Telecomm | Optical switching device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3771218A (en) | Process for fabricating passivated transistors | |
| JPS6084812A (ja) | トランジスタの製法 | |
| JPS60111466A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH0373541A (ja) | 半導体装置の製造方法 | |
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPH02109340A (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| JPS647509B2 (ja) | ||
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPH10508433A (ja) | 半導体デバイス用のセルフアラインメント技術 | |
| JPS63108717A (ja) | 半導体装置の製造方法 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| KR940001258B1 (ko) | BiCMOS소자의 제조방법 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JP2731308B2 (ja) | 半導体装置の製造方法 | |
| JPH05235018A (ja) | 半導体装置の製造方法 | |
| JPS5965465A (ja) | 半導体装置の製造方法 | |
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS61219148A (ja) | 半導体装置の製造方法 | |
| JPS60223160A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62219666A (ja) | 半導体装置の製造方法 | |
| JPH0669330A (ja) | 半導体装置の製造方法 | |
| JPH0521445A (ja) | 半導体装置 |