JPH05235018A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05235018A JPH05235018A JP4038999A JP3899992A JPH05235018A JP H05235018 A JPH05235018 A JP H05235018A JP 4038999 A JP4038999 A JP 4038999A JP 3899992 A JP3899992 A JP 3899992A JP H05235018 A JPH05235018 A JP H05235018A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- mask
- etching
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】気相成長層の比抵抗の制御が容易であり、その
比抵抗の面内均一性を向上させ、さらに半導体基板をウ
エットエッチングする際のエッチング速度の制御性、お
よびエッチング深さの面内均一性を向上させる半導体装
置の製造方法を提供すること。 【構成】シリコン基板10の全表面に熱酸化法により、酸
化膜11を形成する。次に、基板10の素子形成面にマスク
12を形成し、その上に保護膜13を形成する。次に、基板
10を反転させ、その非素子形成面上にレジスト14を塗布
する。再び、基板10を反転させ、保護膜13を除去してマ
スク12を用いてウエットエッチングにより酸化膜11をエ
ッチングする。そして、マスク12とレジスト14を除去
し、基板10表面上に残った酸化膜11，15をマスクとして
埋め込み層拡散又は基板エッチングを行う。そして、酸
化膜11，15を剥離して埋め込み層上に気相成長層を形成
する。
比抵抗の面内均一性を向上させ、さらに半導体基板をウ
エットエッチングする際のエッチング速度の制御性、お
よびエッチング深さの面内均一性を向上させる半導体装
置の製造方法を提供すること。 【構成】シリコン基板10の全表面に熱酸化法により、酸
化膜11を形成する。次に、基板10の素子形成面にマスク
12を形成し、その上に保護膜13を形成する。次に、基板
10を反転させ、その非素子形成面上にレジスト14を塗布
する。再び、基板10を反転させ、保護膜13を除去してマ
スク12を用いてウエットエッチングにより酸化膜11をエ
ッチングする。そして、マスク12とレジスト14を除去
し、基板10表面上に残った酸化膜11，15をマスクとして
埋め込み層拡散又は基板エッチングを行う。そして、酸
化膜11，15を剥離して埋め込み層上に気相成長層を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板の表面に不純
物を選択拡散する半導体装置の製造方法に係り、特に酸
化膜ブロックにてバイポーラトランジスタの埋め込み層
を形成する工程に関する。
物を選択拡散する半導体装置の製造方法に係り、特に酸
化膜ブロックにてバイポーラトランジスタの埋め込み層
を形成する工程に関する。
【０００２】
【従来の技術】従来、バイポーラトランジスタの埋め込
み層の形成は次のようにして行われている。まず、熱酸
化法によりＰ型シリコン基板の表面に酸化膜を形成す
る。次に、回転塗布法により上記酸化膜上にフォトレジ
ストを塗布する。次に、このフォトレジストを露光、現
像してパターンを形成する。次に、このパターンをウエ
ットエッチングのためのエッチングマスクとし、上記酸
化膜をフッ化水素等のエッチング液を用いてエッチング
し、酸化膜ブロックを形成する。そして、上記レジスト
パターンを除去する。次に、上記酸化膜ブロックをマス
クとして開管法によりＮ型の不純物例えばリンを上記基
板に熱拡散させ、埋め込み層を形成する。なお、最近で
は上記酸化膜の除去をフッ素系のガスを用いたドライエ
ッチング法で行うことも可能である。
み層の形成は次のようにして行われている。まず、熱酸
化法によりＰ型シリコン基板の表面に酸化膜を形成す
る。次に、回転塗布法により上記酸化膜上にフォトレジ
ストを塗布する。次に、このフォトレジストを露光、現
像してパターンを形成する。次に、このパターンをウエ
ットエッチングのためのエッチングマスクとし、上記酸
化膜をフッ化水素等のエッチング液を用いてエッチング
し、酸化膜ブロックを形成する。そして、上記レジスト
パターンを除去する。次に、上記酸化膜ブロックをマス
クとして開管法によりＮ型の不純物例えばリンを上記基
板に熱拡散させ、埋め込み層を形成する。なお、最近で
は上記酸化膜の除去をフッ素系のガスを用いたドライエ
ッチング法で行うことも可能である。
【０００３】
【発明が解決しようとする課題】上記したように回転塗
布法によりフォトレジストを塗布すると、シリコン基板
の表面側は塗布されるが裏面側は塗布されない。このた
め、シリコン基板表面にフォトレジストにより形成した
パターンを使い、上記酸化膜をエッチング液で除去する
とシリコン基板裏面の酸化膜も除去される。したがっ
て、上記埋め込み層の拡散工程の際、Ｎ型の不純物がシ
リコン基板の裏面にも拡散される。
布法によりフォトレジストを塗布すると、シリコン基板
の表面側は塗布されるが裏面側は塗布されない。このた
め、シリコン基板表面にフォトレジストにより形成した
パターンを使い、上記酸化膜をエッチング液で除去する
とシリコン基板裏面の酸化膜も除去される。したがっ
て、上記埋め込み層の拡散工程の際、Ｎ型の不純物がシ
リコン基板の裏面にも拡散される。
【０００４】ところで、バイポーラトランジスタの形成
では、この埋め込み形成後に残った上記酸化膜ブロック
を剥離し、上記シリコン基板の表面上にＮ型シリコン層
を気相成長させる。この気相成長は使用するガス中にＨ
Ｃｌを含んでいるため、シリコンを気相成長させると同
時にシリコン基板をガスエッチングする作用もある。こ
のため、シリコン基板裏面が露出していると、気相成長
を行っている際に基板裏面がエッチングされ、裏面に拡
散されている上記不純物が気相成長のためのガス中に飛
び出す。ここで、Ｎ型シリコン層を気相成長により形成
する場合、該シリコン層の比抵抗は気相成長に使用する
ガス中に精度よくＮ型の不純物ガス例えばリン化合物ガ
スを導入することで制御できる。しかし、上記したよう
にシリコン基板裏面からＮ型の不純物が飛び出すと比抵
抗の制御は困難となる問題がある。そして、上記基板裏
面からの不純物は基板表面側に拡散し、特に基板表面周
辺部のＮ型不純物ガスの濃度を高くする。したがって、
形成されたＮ型シリコン層の比抵抗は基板面上の周辺部
で低く、中央部で高くなり、比抵抗の面内均一性が悪く
なるという問題もある。
では、この埋め込み形成後に残った上記酸化膜ブロック
を剥離し、上記シリコン基板の表面上にＮ型シリコン層
を気相成長させる。この気相成長は使用するガス中にＨ
Ｃｌを含んでいるため、シリコンを気相成長させると同
時にシリコン基板をガスエッチングする作用もある。こ
のため、シリコン基板裏面が露出していると、気相成長
を行っている際に基板裏面がエッチングされ、裏面に拡
散されている上記不純物が気相成長のためのガス中に飛
び出す。ここで、Ｎ型シリコン層を気相成長により形成
する場合、該シリコン層の比抵抗は気相成長に使用する
ガス中に精度よくＮ型の不純物ガス例えばリン化合物ガ
スを導入することで制御できる。しかし、上記したよう
にシリコン基板裏面からＮ型の不純物が飛び出すと比抵
抗の制御は困難となる問題がある。そして、上記基板裏
面からの不純物は基板表面側に拡散し、特に基板表面周
辺部のＮ型不純物ガスの濃度を高くする。したがって、
形成されたＮ型シリコン層の比抵抗は基板面上の周辺部
で低く、中央部で高くなり、比抵抗の面内均一性が悪く
なるという問題もある。
【０００５】また、上記酸化膜ブロックを使ってエッチ
ング液によりシリコン基板表面をエッチングする場合、
シリコン基板裏面が露出していると、基板裏面もエッチ
ングされる。したがって、エッチング面積が広がり、エ
ッチング速度の制御性やエッチング深さの面内均一性を
悪くするという問題がある。
ング液によりシリコン基板表面をエッチングする場合、
シリコン基板裏面が露出していると、基板裏面もエッチ
ングされる。したがって、エッチング面積が広がり、エ
ッチング速度の制御性やエッチング深さの面内均一性を
悪くするという問題がある。
【０００６】ところで、上記酸化膜ブロックをドライエ
ッチング法により形成すれば、シリコン基板裏面の酸化
膜は除去されず、上記したような問題は起こらない。し
かし、ドライエッチング法により酸化膜を開口した場
合、開口部に露出するシリコン基板表面に歪みを与え
る。また、ドライエッチング法を用いた場合、製造コス
トが高くなるという問題がある。
ッチング法により形成すれば、シリコン基板裏面の酸化
膜は除去されず、上記したような問題は起こらない。し
かし、ドライエッチング法により酸化膜を開口した場
合、開口部に露出するシリコン基板表面に歪みを与え
る。また、ドライエッチング法を用いた場合、製造コス
トが高くなるという問題がある。
【０００７】この発明は上記のような事情を考慮してな
されたものであり、その目的は気相成長層の比抵抗の制
御が容易であり、その比抵抗の面内均一性を向上させ、
さらに半導体基板をウエットエッチングする際のエッチ
ング速度の制御性、およびエッチング深さの面内均一性
を向上させる半導体装置の製造方法を提供することであ
る。
されたものであり、その目的は気相成長層の比抵抗の制
御が容易であり、その比抵抗の面内均一性を向上させ、
さらに半導体基板をウエットエッチングする際のエッチ
ング速度の制御性、およびエッチング深さの面内均一性
を向上させる半導体装置の製造方法を提供することであ
る。
【０００８】
【課題を解決するための手段】この発明による半導体装
置の製造方法は半導体基板の全表面に酸化膜を形成する
工程と、上記基板の第１の表面上の上記酸化膜上にレジ
ストによりパターンを形成する工程と、上記パターン上
に保護膜を形成する工程と、上記保護膜形成後に上記基
板の上記第１の表面と対向する第２の表面上の上記酸化
膜上にレジスト膜を形成する工程とを具備することを特
徴とする。
置の製造方法は半導体基板の全表面に酸化膜を形成する
工程と、上記基板の第１の表面上の上記酸化膜上にレジ
ストによりパターンを形成する工程と、上記パターン上
に保護膜を形成する工程と、上記保護膜形成後に上記基
板の上記第１の表面と対向する第２の表面上の上記酸化
膜上にレジスト膜を形成する工程とを具備することを特
徴とする。
【０００９】
【作用】半導体基板を搬送する際に、上記保護膜がレジ
ストによるパターンを損傷から守るように作用する。
ストによるパターンを損傷から守るように作用する。
【００１０】
【実施例】以下図面を参照しながらこの発明を実施例に
より説明する。図１はこの発明をＰ型シリコン基板に形
成されるバイポーラ集積回路に実施した場合の製造工程
を示す断面図である。
より説明する。図１はこの発明をＰ型シリコン基板に形
成されるバイポーラ集積回路に実施した場合の製造工程
を示す断面図である。
【００１１】まず、図１の（ａ）に示すように、熱酸化
法によりＰ型シリコン基板10の全表面上にシリコン酸化
膜11を形成する。そして、基板10の上側になっている素
子形成面上にフォトレジストを回転塗布法により塗布す
る。このレジストを露光、現像してマスクパターン12を
形成する。続いて図１の（ｂ）に示すように、回転塗布
法によりマスクパターン12上にポリビニールアルコール
（Ｐ．Ｖ．Ａ）を塗布し、厚さ１〜２μｍの保護膜13を
形成する。続いて図１の（ｃ）に示すように、上記基板
10を搬送して裏返し、非素子形成面を上側にする。そし
て、回転塗布法により非素子形成面上にフォトレジスト
14を塗布する。続いて図１の（ｄ）に示すように、再び
上記基板10を搬送して裏返し、素子形成面を上側にす
る。そして、上記保護膜13を純水洗浄にて除去し、上記
マスクパターン12を露出させる。次に、パターン12をウ
エットエッチングのマスクに用いて上記酸化膜11をエッ
チングし、基板10の素子形成面上に酸化膜ブロック15を
形成する。続いて図１の（ｅ）に示すように、上記マス
クパターン12およびフォトレジスト14を除去する。そし
て、上記酸化膜ブロック15をマスクに用いてＮ型不純物
例えばリンを基板10に開管法により熱拡散させ、埋め込
み層16，16，…を形成する。この際、シリコン基板10の
埋め込み層16，16，…が形成されない非素子形成面は、
全面が上記酸化膜11に覆われているため、従来のように
不純物が拡散することはない。
法によりＰ型シリコン基板10の全表面上にシリコン酸化
膜11を形成する。そして、基板10の上側になっている素
子形成面上にフォトレジストを回転塗布法により塗布す
る。このレジストを露光、現像してマスクパターン12を
形成する。続いて図１の（ｂ）に示すように、回転塗布
法によりマスクパターン12上にポリビニールアルコール
（Ｐ．Ｖ．Ａ）を塗布し、厚さ１〜２μｍの保護膜13を
形成する。続いて図１の（ｃ）に示すように、上記基板
10を搬送して裏返し、非素子形成面を上側にする。そし
て、回転塗布法により非素子形成面上にフォトレジスト
14を塗布する。続いて図１の（ｄ）に示すように、再び
上記基板10を搬送して裏返し、素子形成面を上側にす
る。そして、上記保護膜13を純水洗浄にて除去し、上記
マスクパターン12を露出させる。次に、パターン12をウ
エットエッチングのマスクに用いて上記酸化膜11をエッ
チングし、基板10の素子形成面上に酸化膜ブロック15を
形成する。続いて図１の（ｅ）に示すように、上記マス
クパターン12およびフォトレジスト14を除去する。そし
て、上記酸化膜ブロック15をマスクに用いてＮ型不純物
例えばリンを基板10に開管法により熱拡散させ、埋め込
み層16，16，…を形成する。この際、シリコン基板10の
埋め込み層16，16，…が形成されない非素子形成面は、
全面が上記酸化膜11に覆われているため、従来のように
不純物が拡散することはない。
【００１２】この後、酸化膜11および酸化膜ブロック15
を剥離する。そして、シラン化合物ガスとＮ型不純物例
えばリン化合物ガスを用いる気相成長法により、Ｎ型の
気相成長層を埋め込み層16，16，…上に形成する。この
気相成長層にＰ型の不純物例えばホウ素を拡散させてＰ
型領域を形成し、またＮ型の不純物例えばヒ素を拡散さ
せてＮ型領域を形成し、ＮＰＮ型あるいはＰＮＰ型のバ
イポーラトランジスタを形成する。
を剥離する。そして、シラン化合物ガスとＮ型不純物例
えばリン化合物ガスを用いる気相成長法により、Ｎ型の
気相成長層を埋め込み層16，16，…上に形成する。この
気相成長層にＰ型の不純物例えばホウ素を拡散させてＰ
型領域を形成し、またＮ型の不純物例えばヒ素を拡散さ
せてＮ型領域を形成し、ＮＰＮ型あるいはＰＮＰ型のバ
イポーラトランジスタを形成する。
【００１３】この気相成長層を形成する面と対向するシ
リコン基板10の裏面は不純物を含んでいないため、従来
のように気相成長時に基板裏面から不純物が飛び出し、
気相成長層の比抵抗の制御性および比抵抗の基板面内均
一性を悪化させるようなことがなくなる。
リコン基板10の裏面は不純物を含んでいないため、従来
のように気相成長時に基板裏面から不純物が飛び出し、
気相成長層の比抵抗の制御性および比抵抗の基板面内均
一性を悪化させるようなことがなくなる。
【００１４】また、図１の（ｅ）を使い説明した工程に
おいて、不純物の拡散ではなく、酸化膜ブロック15をマ
スクに用いて、ウエットエッチング法によりシリコン基
板10をエッチングして溝を形成する場合がある。この場
合、酸化膜ブロック15が形成されている面と対抗する基
板10の面の全表面は、従来とは異なって酸化膜11で覆わ
れている。したがって、従来のようにシリコン基板の裏
面をエッチングするために、エッチング速度の制御性や
溝の深さの基板面内均一性を悪化させることがなくな
る。
おいて、不純物の拡散ではなく、酸化膜ブロック15をマ
スクに用いて、ウエットエッチング法によりシリコン基
板10をエッチングして溝を形成する場合がある。この場
合、酸化膜ブロック15が形成されている面と対抗する基
板10の面の全表面は、従来とは異なって酸化膜11で覆わ
れている。したがって、従来のようにシリコン基板の裏
面をエッチングするために、エッチング速度の制御性や
溝の深さの基板面内均一性を悪化させることがなくな
る。
【００１５】このように、上記気相成長層の比抵抗の基
板面内均一性と形成時の制御性および上記溝の深さの基
板面内均一性と溝のエッチング時のエッチング速度の制
御性が従来よりも向上するため、品質よく製造でき、さ
らに歩留を向上させることができる。
板面内均一性と形成時の制御性および上記溝の深さの基
板面内均一性と溝のエッチング時のエッチング速度の制
御性が従来よりも向上するため、品質よく製造でき、さ
らに歩留を向上させることができる。
【００１６】ところで、上記保護膜13を形成するＰ．
Ｖ．Ａはフォトレジストと混合しても反応、変化を起こ
すことがない。したがって、この実施例ではフォトレジ
ストの回転塗布に用いるスピンコーターとＰ．Ｖ．Ａの
回転塗布に用いるスピンコーターを共用することができ
る。このため、この発明の実施に当たっては従来使用し
ていた設備をそのまま使用することができる。
Ｖ．Ａはフォトレジストと混合しても反応、変化を起こ
すことがない。したがって、この実施例ではフォトレジ
ストの回転塗布に用いるスピンコーターとＰ．Ｖ．Ａの
回転塗布に用いるスピンコーターを共用することができ
る。このため、この発明の実施に当たっては従来使用し
ていた設備をそのまま使用することができる。
【００１７】
【発明の効果】以上説明したように、この発明によれば
気相成長層の比抵抗の制御が容易であり、その比抵抗の
面内均一性を向上させ、さらに半導体基板をウエットエ
ッチングする際のエッチング速度の制御性、およびエッ
チング深さの面内均一性を向上させる半導体装置の製造
方法を提供することができる。
気相成長層の比抵抗の制御が容易であり、その比抵抗の
面内均一性を向上させ、さらに半導体基板をウエットエ
ッチングする際のエッチング速度の制御性、およびエッ
チング深さの面内均一性を向上させる半導体装置の製造
方法を提供することができる。
【図１】この発明の一実施例に係る半導体装置の製造工
程を示す断面図。
程を示す断面図。
10…シリコン基板、11…シリコン酸化膜、12…マスクパ
ターン、13…保護膜、14…フォトレジスト、15…酸化膜
ブロック、16…埋め込み層。
ターン、13…保護膜、14…フォトレジスト、15…酸化膜
ブロック、16…埋め込み層。
Claims (2)
- 【請求項１】 半導体基板の全表面に酸化膜を形成する
工程と、 上記基板の第１の表面上の上記酸化膜上にレジストによ
りパターンを形成する工程と、 上記パターン上に保護膜を形成する工程と、 上記保護膜形成後に上記基板の上記第１の表面と対向す
る第２の表面上の上記酸化膜上にレジスト膜を形成する
工程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項２】 上記保護膜がポリビニールアルコール
（Ｐ．Ｖ．Ａ）で形成される請求項１に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038999A JPH05235018A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038999A JPH05235018A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235018A true JPH05235018A (ja) | 1993-09-10 |
Family
ID=12540832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038999A Pending JPH05235018A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102749038A (zh) * | 2011-04-20 | 2012-10-24 | 华东电力试验研究院有限公司 | 奥氏体钢蒸汽氧化皮生长状态的评估方法 |
-
1992
- 1992-02-26 JP JP4038999A patent/JPH05235018A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102749038A (zh) * | 2011-04-20 | 2012-10-24 | 华东电力试验研究院有限公司 | 奥氏体钢蒸汽氧化皮生长状态的评估方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| US4274892A (en) | Dopant diffusion method of making semiconductor products | |
| US8729669B2 (en) | Bipolar transistor and method for manufacturing the same | |
| JPS61501483A (ja) | 埋込層の形成および位置づけ方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPS60111466A (ja) | 半導体装置の製造方法 | |
| JPH05235018A (ja) | 半導体装置の製造方法 | |
| US3783046A (en) | Method of making a high-speed shallow junction semiconductor device | |
| JPH049371B2 (ja) | ||
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| KR940001258B1 (ko) | BiCMOS소자의 제조방법 | |
| JPS582047A (ja) | 半導体装置の製造方法 | |
| JP3104335B2 (ja) | 半導体装置の製造方法 | |
| JPS6028142B2 (ja) | 半導体装置の製造方法 | |
| JPS5939041A (ja) | 半導体装置の製造方法 | |
| JPS5965465A (ja) | 半導体装置の製造方法 | |
| JPS5923515A (ja) | 不純物拡散方法 | |
| JPH05315443A (ja) | 半導体装置の製造方法 | |
| JPS6010642A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH10189926A (ja) | 半導体装置の製造方法 | |
| JPS6084812A (ja) | トランジスタの製法 | |
| JPH03185727A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060201 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060328 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060504 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |