JPS60763A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60763A JPS60763A JP58108038A JP10803883A JPS60763A JP S60763 A JPS60763 A JP S60763A JP 58108038 A JP58108038 A JP 58108038A JP 10803883 A JP10803883 A JP 10803883A JP S60763 A JPS60763 A JP S60763A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- terminal
- transistor
- injector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明はｌ Ｌ （Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃ
ｔｉｏｎ、Ｌｏｇｉｃ）を言む集積回路に関し、特に−
ｔの測足を容易にしたものに関する。
ｔｉｏｎ、Ｌｏｇｉｃ）を言む集積回路に関し、特に−
ｔの測足を容易にしたものに関する。
ＩＬ回路は第１図にブロック１．２として示す等価回路
をもつ論理回路であり、基板をエミッタとするマルチコ
レクタトランジスタ１０．１２のベースにインジェクタ
と呼ばれる反対導電型のトランジスタ９，１ｌｆｆｉ介
して電流供給回路３から電流を供給し、マルチコレクタ
トランジスタ１０゜１２０ベースに端子４．６を介して
入力信号を加える構成となっている。尚端子５，７．８
は出力端子である。すなわち、端子４．６へ入力される
信号（開放又は接地のいずれか）により、インジェクタ
トランジスタ９．１１のコレクタ電流をすべて端子４．
６へ流出せしめるか、あるいはマルチコレクタトランジ
スタ１’０． １２のベースへ流入するかを制御し、も
ってマルチコレクタトランジスタ１０．１２ｆ：Ｌや断
もしくは導通せしめるものである。ブロック２はプロ、
７り１の出力であるマルチコレクタトランジスタ１０の
一方のコレクタ出力に９けて、インジェクタトランジス
タ１１のコレクタ電流をマルチコレクタトランジスタ１
０がすいこむかあるいはマルチコレクタトランジスタ１
２のベースに流入させるかにより出力端子７゜８に出力
（導通もしくは開放）を得るようになっている。
をもつ論理回路であり、基板をエミッタとするマルチコ
レクタトランジスタ１０．１２のベースにインジェクタ
と呼ばれる反対導電型のトランジスタ９，１ｌｆｆｉ介
して電流供給回路３から電流を供給し、マルチコレクタ
トランジスタ１０゜１２０ベースに端子４．６を介して
入力信号を加える構成となっている。尚端子５，７．８
は出力端子である。すなわち、端子４．６へ入力される
信号（開放又は接地のいずれか）により、インジェクタ
トランジスタ９．１１のコレクタ電流をすべて端子４．
６へ流出せしめるか、あるいはマルチコレクタトランジ
スタ１’０． １２のベースへ流入するかを制御し、も
ってマルチコレクタトランジスタ１０．１２ｆ：Ｌや断
もしくは導通せしめるものである。ブロック２はプロ、
７り１の出力であるマルチコレクタトランジスタ１０の
一方のコレクタ出力に９けて、インジェクタトランジス
タ１１のコレクタ電流をマルチコレクタトランジスタ１
０がすいこむかあるいはマルチコレクタトランジスタ１
２のベースに流入させるかにより出力端子７゜８に出力
（導通もしくは開放）を得るようになっている。
ここでマルチコレクタトランジスタ１０が４ ；１ｉｆ
ｉする場合についてさらにくわしく見ると、ベース電流
はインジェクタトランジスタ９のコレクク看尤流であり
、コレクタ電流はインジェクタトランジスタ１１のコレ
クタ電流であり、仁れらの値は同一集積回路ではほぼひ
としいから（なぜならインジェクタトランジスタ９とイ
ンジェクタトランジスタ１１のベース・エミッタ間は同
一の電圧がかかっているから）、マルチコレクタトラン
ジスタ１０の電流増幅率（以下、βと１１１イす）は１
”ということになる。もしマルチコレクタトランジスタ
１０のβがＩＩ ＩＩ＋より小さいと、この回路は全く
動作しないことを意味している。
ｉする場合についてさらにくわしく見ると、ベース電流
はインジェクタトランジスタ９のコレクク看尤流であり
、コレクタ電流はインジェクタトランジスタ１１のコレ
クタ電流であり、仁れらの値は同一集積回路ではほぼひ
としいから（なぜならインジェクタトランジスタ９とイ
ンジェクタトランジスタ１１のベース・エミッタ間は同
一の電圧がかかっているから）、マルチコレクタトラン
ジスタ１０の電流増幅率（以下、βと１１１イす）は１
”ということになる。もしマルチコレクタトランジスタ
１０のβがＩＩ ＩＩ＋より小さいと、この回路は全く
動作しないことを意味している。
一般に、マルチコレクタトランジスタ１０．１２に相当
するトランジスタＮ：ｉ２Ｌ回路では通常の縦型アナロ
グトランジスタの通トランジスタの構造を用いるためβ
は“１′”〜” １０ ”程１現と比較的低い。仮に、
集積回路中のＩ Ｌ １Ｆｉｌ路の１０万個のうち１個
でもβ＜”ｉ”となる不良トランジスタが含まれている
とすれｉｒ」１、このようなＩＬ回ｔｔ？Ｓを１０００
ゲート集積した集積回Ｆ？Ｓ装置の１００個に１個は不
良となってしまう。この場合、集積回路装置６の検罹工
程で不良を見つけ出すことができるため製造上の歩留低
下として片付けることになる。ところが、βは温度係数
をもっているため、常温でβがＪ”よりもほんの少し太
きいにもかかわらず、低温ではβく”１″となるような
トランジスタを含むような場合には、常温の検査ではと
り除くことが出来ず、低温試験を実施することによりは
じめてとり除くことが出来る不良である。
するトランジスタＮ：ｉ２Ｌ回路では通常の縦型アナロ
グトランジスタの通トランジスタの構造を用いるためβ
は“１′”〜” １０ ”程１現と比較的低い。仮に、
集積回路中のＩ Ｌ １Ｆｉｌ路の１０万個のうち１個
でもβ＜”ｉ”となる不良トランジスタが含まれている
とすれｉｒ」１、このようなＩＬ回ｔｔ？Ｓを１０００
ゲート集積した集積回Ｆ？Ｓ装置の１００個に１個は不
良となってしまう。この場合、集積回路装置６の検罹工
程で不良を見つけ出すことができるため製造上の歩留低
下として片付けることになる。ところが、βは温度係数
をもっているため、常温でβがＪ”よりもほんの少し太
きいにもかかわらず、低温ではβく”１″となるような
トランジスタを含むような場合には、常温の検査ではと
り除くことが出来ず、低温試験を実施することによりは
じめてとり除くことが出来る不良である。
βが１″よりもｅよんの少し大きいトランジスタはある
確率で存在するため、１２Ｌ回路を含む集積回路装置に
おいては、全数低温試験音必要としている。ところが１
，１ヨ渦試検は時間がかかるため集号２〔回路装置の価
格上昇をもたらしていた。もし価格上昇をさけるのなら
低温不良の混入を認めるしかなかった。
確率で存在するため、１２Ｌ回路を含む集積回路装置に
おいては、全数低温試験音必要としている。ところが１
，１ヨ渦試検は時間がかかるため集号２〔回路装置の価
格上昇をもたらしていた。もし価格上昇をさけるのなら
低温不良の混入を認めるしかなかった。
従来、’Ｊｉ２Ｌ回路に用いられるトランジスタのβ全
測定するため、集積回路の各ペレット上にそのコレクタ
、エミッタ、ベースを引き出しうるＩＬ回路に用いられ
るトランジスタと同じトランジスタを通常１ヶ作ってお
きこれをウェノ１チェックの際に測定し、β〉１”のも
ののみを良品とする方法がとられていた。βの温度変化
を考えればβの常温での規格は１″よりやや大きな値に
しておく必要があるが、一応温度特性ケ考慮した検査が
可能となっていた。尚、このチェック用トランジスタは
チェックのためのみに必女であるから。
測定するため、集積回路の各ペレット上にそのコレクタ
、エミッタ、ベースを引き出しうるＩＬ回路に用いられ
るトランジスタと同じトランジスタを通常１ヶ作ってお
きこれをウェノ１チェックの際に測定し、β〉１”のも
ののみを良品とする方法がとられていた。βの温度変化
を考えればβの常温での規格は１″よりやや大きな値に
しておく必要があるが、一応温度特性ケ考慮した検査が
可能となっていた。尚、このチェック用トランジスタは
チェックのためのみに必女であるから。
容器に組立てられた卦槓回路装［１の容器の茄子に引き
出しておく必要は特にない。
出しておく必要は特にない。
この方法口こ低温不良全賊りすには効果があるものの、
ｎ Ｏｔ＋にすることはできながっ□／ζ。それはペレ
ットについて１ケのトランジスタのチェックだけで、そ
のペレット上の全トランジスタのβのチェックを代用し
ているためである。いいがえると、チェック用トランジ
スタのβが仮りに“２″であったとし／ζなら、同一ペ
レット上の全トランジスタのβはほぼ２”に近いとは云
えるにしても、製造上のバラツキもごガ等の影”Ｊでβ
が°“１”にきわめて近いものか出来る確率があるため
てあり、現実に常温で幻二艮品だが低温で不良となるよ
うな集積回路装置が、その混入全無視できないような確
率で存仕していた。こりため低温試験は全数実施しなけ
ればならず、Ｉ２Ｌ 回路を含む集積回路装置の価格の
上昇になっていた。
ｎ Ｏｔ＋にすることはできながっ□／ζ。それはペレ
ットについて１ケのトランジスタのチェックだけで、そ
のペレット上の全トランジスタのβのチェックを代用し
ているためである。いいがえると、チェック用トランジ
スタのβが仮りに“２″であったとし／ζなら、同一ペ
レット上の全トランジスタのβはほぼ２”に近いとは云
えるにしても、製造上のバラツキもごガ等の影”Ｊでβ
が°“１”にきわめて近いものか出来る確率があるため
てあり、現実に常温で幻二艮品だが低温で不良となるよ
うな集積回路装置が、その混入全無視できないような確
率で存仕していた。こりため低温試験は全数実施しなけ
ればならず、Ｉ２Ｌ 回路を含む集積回路装置の価格の
上昇になっていた。
本発明の目的はかかる低温不良のトランジスタを低温試
験なしで取り除くことのできる集積回路装置を提供する
ことにある。
験なしで取り除くことのできる集積回路装置を提供する
ことにある。
不発明によればＬＬ 回路とテストモード信号入力端子
と少くとも２値の電流を切シ換えて出力できる電流源と
を有し、テストモード時にのみその電流源からのインジ
ェクタ電流を減少させることが可能な集積回路装置が得
られる。
と少くとも２値の電流を切シ換えて出力できる電流源と
を有し、テストモード時にのみその電流源からのインジ
ェクタ電流を減少させることが可能な集積回路装置が得
られる。
かかる集積回路装置を用いることにより常温で低温試験
の代用がｉｉＪ’能になる。この様子全以下に示す。
の代用がｉｉＪ’能になる。この様子全以下に示す。
一般にトランジスタのβの電流特性は、低電流になるは
ど低下することが知られており、Ｉ２Ｌ回路に用いるト
ランジスタでも同様である。そこで、実使用時よりもイ
ンジェクタ電流全滅らして試験すること全労える。各ト
ランジスタの電流条件が低電流になるため、谷トランジ
スタのβが（氏かけ上貼下する。もともと常温でβが”
１”よりわずかに大きなトランジスタがあったとしても
そのよう１．なトランジスタは低電流域でβが１東下す
るため常温でもβ〈１”とンデってし寸い、動作しない
ことになってしまう。つまり、常温で低温不良を見つけ
出すことが可能となる。このように本発明の特徴は、大
木のインジェクタ′電流をへらすことによ、す、ペレッ
ト上のＬ Ｌ回路すべてトランジスタリβ企−率に低下
させうるため、全数の■２ＬＩＬのトランジスタリチェ
ックがｉｉ’Ｊ能となってる点であり、従来例のよう々
ペレット１個につき１１固のチェック用トランジスタで
抜キＩ収り的に測定するのとは大きく異っている。全数
チェックであるから確実にチェックできるのである。
ど低下することが知られており、Ｉ２Ｌ回路に用いるト
ランジスタでも同様である。そこで、実使用時よりもイ
ンジェクタ電流全滅らして試験すること全労える。各ト
ランジスタの電流条件が低電流になるため、谷トランジ
スタのβが（氏かけ上貼下する。もともと常温でβが”
１”よりわずかに大きなトランジスタがあったとしても
そのよう１．なトランジスタは低電流域でβが１東下す
るため常温でもβ〈１”とンデってし寸い、動作しない
ことになってしまう。つまり、常温で低温不良を見つけ
出すことが可能となる。このように本発明の特徴は、大
木のインジェクタ′電流をへらすことによ、す、ペレッ
ト上のＬ Ｌ回路すべてトランジスタリβ企−率に低下
させうるため、全数の■２ＬＩＬのトランジスタリチェ
ックがｉｉ’Ｊ能となってる点であり、従来例のよう々
ペレット１個につき１１固のチェック用トランジスタで
抜キＩ収り的に測定するのとは大きく異っている。全数
チェックであるから確実にチェックできるのである。
次に、図面全参照して本発明をより詳Ｋｌｌ＋に説明す
る。
る。
第２１Ｚ１は不発明ｆｆ：実施してなる■２ＬＩＬを含
む集積回路装置の一例である。帛１図と同じものには同
じ番号を付し、説明を省略する。第１図の電流源３とし
て、大小２値の電Ｍｔ値をとりうる可変電流源回路２１
が形成されている。１＋ｊ変１；流源回路２１には電源
端子２０Ｃ／）外に端子２２を有しておシ、通常、使用
時にはこの）１１Ｍ子２２は低レベルとなっており、ト
ランジスタ１６はしゃ断している。ツェナーダイオード
１９は抵抗１８．端子２０を介して電源２３に接続され
ておシ、ツェナーダイオード１９の両端に所定電圧を与
える。かかる電圧によりエミッタホロア動作ケするトラ
ンジスタ１７合弁し抵抗１３．１’４ｅ介してＩＬ回路
のインジェクタ電流を供給する電流源として動作する。
む集積回路装置の一例である。帛１図と同じものには同
じ番号を付し、説明を省略する。第１図の電流源３とし
て、大小２値の電Ｍｔ値をとりうる可変電流源回路２１
が形成されている。１＋ｊ変１；流源回路２１には電源
端子２０Ｃ／）外に端子２２を有しておシ、通常、使用
時にはこの）１１Ｍ子２２は低レベルとなっており、ト
ランジスタ１６はしゃ断している。ツェナーダイオード
１９は抵抗１８．端子２０を介して電源２３に接続され
ておシ、ツェナーダイオード１９の両端に所定電圧を与
える。かかる電圧によりエミッタホロア動作ケするトラ
ンジスタ１７合弁し抵抗１３．１’４ｅ介してＩＬ回路
のインジェクタ電流を供給する電流源として動作する。
この電流値を第１の電流値としておく。
一方、検査時には端子２２をテストモード（高レベル）
にすることにより、トランジスタ１６が魯通し、抵抗１
５の一端ヲ惧地せしめる。このため抵抗１３，１４．１
５の接続点の電圧は低下し、したがって抵抗１４に流れ
る電流（すなわちインジェクタ電流）は低下する。これ
ケ、第２の電流値としている。前述のように検査時のみ
インジェクタ電流紮へらずことが可能とな力、前述の効
果を生ずることができる。
にすることにより、トランジスタ１６が魯通し、抵抗１
５の一端ヲ惧地せしめる。このため抵抗１３，１４．１
５の接続点の電圧は低下し、したがって抵抗１４に流れ
る電流（すなわちインジェクタ電流）は低下する。これ
ケ、第２の電流値としている。前述のように検査時のみ
インジェクタ電流紮へらずことが可能とな力、前述の効
果を生ずることができる。
尚可変電流源回路としては第２図に限ることなく、例え
ば２つの電流源をあらかじめ用意しておいて切換える方
法等いかなる方法で実現してもよい。
ば２つの電流源をあらかじめ用意しておいて切換える方
法等いかなる方法で実現してもよい。
不発明には第２の効果がある。すなわち工２Ｌ回路の動
作速度が問題となるような場合の検査が容易になること
である。一般に１２Ｌ回路の動作速度はインジェクタ電
流が少ないＩよどおそく女ることが知られている。した
がって通常使用時のインジェクタ電流による検査に加え
て、不発明を用いてよ−り少ないインジェクタ電流によ
る検査全行うことにより速度マージンの測定ができる。
作速度が問題となるような場合の検査が容易になること
である。一般に１２Ｌ回路の動作速度はインジェクタ電
流が少ないＩよどおそく女ることが知られている。した
がって通常使用時のインジェクタ電流による検査に加え
て、不発明を用いてよ−り少ないインジェクタ電流によ
る検査全行うことにより速度マージンの測定ができる。
従来のようによ−り高速な検査システム奮用意しないで
すむ利点がある。
すむ利点がある。
第１図は従来のＩＬ 回路の一例を示す等価ＬｉＩＭ図
％第２図は不究明の一夫ｒ７：７例を示す等価回路図で
ある。 １．２・・・・・・ブロック％ ３・・・・・インジェ
クタ箪流源、４〜８・・・・・・端子、９〜１２・・・
・トランジスタ１３〜１５・・・・・・抵抗、１６〜１
７・印・トランジスタ、１８・・・・抵抗、１９・・・
・・ツェナー・ダイオード、２０・・・・・・端子、２
１・・・・・・電流源、２２・・・・・端子、２３・・
・・・・電源。 代理人 升埋士 内 原 − 日１ ・ ＼、・・ ＼−１・
％第２図は不究明の一夫ｒ７：７例を示す等価回路図で
ある。 １．２・・・・・・ブロック％ ３・・・・・インジェ
クタ箪流源、４〜８・・・・・・端子、９〜１２・・・
・トランジスタ１３〜１５・・・・・・抵抗、１６〜１
７・印・トランジスタ、１８・・・・抵抗、１９・・・
・・ツェナー・ダイオード、２０・・・・・・端子、２
１・・・・・・電流源、２２・・・・・端子、２３・・
・・・・電源。 代理人 升埋士 内 原 − 日１ ・ ＼、・・ ＼−１・
Claims (1)
- ｊＬ 回路と、該ＩＬ 回路のインジェクタ電流の電流
値を可変する手段とを含むことを特徴とする集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108038A JPS60763A (ja) | 1983-06-16 | 1983-06-16 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108038A JPS60763A (ja) | 1983-06-16 | 1983-06-16 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60763A true JPS60763A (ja) | 1985-01-05 |
Family
ID=14474369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108038A Pending JPS60763A (ja) | 1983-06-16 | 1983-06-16 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049767A (en) * | 1989-05-01 | 1991-09-17 | Honeywell Inc. | Shared inverter outputs delay system |
-
1983
- 1983-06-16 JP JP58108038A patent/JPS60763A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049767A (en) * | 1989-05-01 | 1991-09-17 | Honeywell Inc. | Shared inverter outputs delay system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280237A (en) | Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method | |
| US5773967A (en) | Voltage reference with testing and self-calibration | |
| JP2000206176A (ja) | バ―イン装置 | |
| JP2001289909A (ja) | 半導体集積回路の故障解析方法および故障解析装置 | |
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| JPH06258384A (ja) | 集積回路試験用電流測定装置および集積回路 | |
| JPS60763A (ja) | 集積回路装置 | |
| JP2007521475A (ja) | 無線周波数及びアナログの回路の試験 | |
| JP3902808B2 (ja) | ２つの集積回路を有する基板 | |
| US20170122997A1 (en) | Semiconductor device and method of inspecting a semiconductor device | |
| JP2000206174A (ja) | 半導体装置の検査方法 | |
| JP2006214976A (ja) | 半導体装置の検査方法および検査装置並びに半導体装置 | |
| JPH0794683A (ja) | 自己診断機能を有する半導体集積回路装置 | |
| KR19990037285A (ko) | 반도체 장치의 고장율 예측 회로 및 방법 | |
| JPS63186462A (ja) | 半導体集積回路 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JPH0576589B2 (ja) | ||
| JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH0536754B2 (ja) | ||
| KR20020006253A (ko) | 반도체 디바이스의 특성검사를 위한 테스터 및 그 테스트방법 | |
| JPH05114636A (ja) | 半導体装置 | |
| JP2002168917A (ja) | 半導体回路 | |
| JPS596553A (ja) | 論理回路 |