JPS6072037A - デ−タ処理装置の保守診断方式 - Google Patents

デ−タ処理装置の保守診断方式

Info

Publication number
JPS6072037A
JPS6072037A JP58179719A JP17971983A JPS6072037A JP S6072037 A JPS6072037 A JP S6072037A JP 58179719 A JP58179719 A JP 58179719A JP 17971983 A JP17971983 A JP 17971983A JP S6072037 A JPS6072037 A JP S6072037A
Authority
JP
Japan
Prior art keywords
input
output
circuit
section
service processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58179719A
Other languages
English (en)
Inventor
Takashi Nakamura
隆 中村
Tamio Nishizaki
西崎 民雄
Tadayuki Takeno
竹野 忠行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58179719A priority Critical patent/JPS6072037A/ja
Publication of JPS6072037A publication Critical patent/JPS6072037A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)発明の技術分野 本発明はデータ処理装置の保守・診断方式に係り、特に
共通パスにより処理プロセッサに接続された入出力アダ
プタの保守・診断をサービスプロセッサにより効率的に
行う方式に関する。
(ロ)従来技術と問題点 従来のサービスプロセッサ(s v p)を具備したデ
ータ処理装置においてはその装置の保守・診断を行う際
、svpと他の制御部との間に特別のインタフェース回
路を設ける必要があった。又、入出力アダプタに対する
入出力命令が処理プロセッサのみ実行可能な場合、入出
力アダプタに対する入出力命令等のテストを行う際は、
一旦処理プログラムの実行を停止し、プログラムの変更
・再起動等を必要とし、装置の一部分の故障であっても
その処理を中断する必要があった。
(ハ)発明の目的 本発明の目的は、入出力アダプタに対し、処理プロセッ
サ及びサービスプロセッサいずれからも同等の入出力命
令(IO命令)が実行可能とすることにより、特別な回
路を必要とせず、かつ一部分の回路のテストの為に装置
の運用を停止することのない保守・診断方式を提供する
にある。
(ニ)発明の構成 上記目的を達成するために本発明は、処理プロセソザ部
と、該処理プロセッサ部により実行される処理プログラ
ムを格納する記憶部と、該処理プロセッサ部により発行
される入出力命令により制御され動作する複数の人出力
アダプタ部と、上記各回路部の保守診断を行なうサービ
スプロセッサ部とを有するデータ処理装置において、上
記処理プロセッサ部、入出力アダプタ部、サービスプロ
セッサ部を接続する共通ハスをもうけるとともに、該共
通バスは、上記各回路部を指定するためのアドレス情報
と、各回路部への入出力命令と、該入出力命令に応じた
入出力データとが転送される第1のバスと、上記入出力
命令が発せられた際には当該入出力命令を発した回路部
を示す情報が転送され、当該入出力命令を受信した回路
部が当該人2のバスとから構成し、さらに上記サービス
プロセンサ部に、当該サービスプロセッサ部のアドレス
を発生し上記第2のハスに送出する回路と、上記第2の
バスに当該サービスプロセッサ部のアドレスが存在する
ことを検出する回路と、上記第1のハスとの間でデータ
入出力を行なう回路をそなえ、上記サービスプロセッサ
部より上記共通ハスを介して上記入出力アダプタ部へ処
理プロセッサとは独立に入出力命令を発行することによ
り保守診断制御を行なうよう構成したことを特徴とする
(ホ)発明の実施例 本発明の実施例を第1図、第2図、第3図により説明す
る。
第1図は実施例のデータ処理装置の構成を示し、処理プ
ロセッサPはメモリMEMに格納された処理プログラム
を実行する。その処理において共通ハス(Cバス)を介
して接続された複数の入出力アダプタADP1〜I−に
対してはIO命令を実行することによりデータの授受を
行いつつ制御を行う。
その際のCハス上の10命令実行例を第2図(A)に示
す。Pにおいて、MEMより読出した命令がIO命令の
場合、PはCハス上にADP及びその■0命令を指定す
るデータIOAをA/Dバス上に送出する。同時にその
送出元がPであることを示す信号PAをP/Sバス上に
送出する。Tl〜ITqはバス制御のための時間を示す
各ADPは、IOAをデコードし、その内容が自身を示
す場合、その■00命令類を判別し、例えば、Pに対す
る人力命令の場合一定時間後に入力データIODをA/
Dバスに送出する。その際、P/Sバス上には、IOA
受信時に記憶しておいりを読取り人力命令を終了させる
。通當動作においては、上記処理の繰返しにより各AD
PをIO命令により制御する。
本発明では上記■0命令と同様の処理をsvpから可能
とする。そのCバス上の制御を第2図(B)に示す。
この場合、IOA、l0I)の授受は第2図(A)と同
等であり、P/Sバス上の信号を、送出元がSVPであ
ることを示すSAとするだけで、八DPは第2図(八)
と同じ動作を行うことでIO命令の実行がPから行われ
た場合と等しく可能である。第3図は上記制御を行う為
のsvpの制御回路の1例を示し、SVPのプロセッサ
SPはIOAに相当するデータをレジスタR1に書き込
むことによりA、 / Dハス上にIOAが、又P/S
ハス上にはSA発生回路から信号SAが送出される。
ADPから送出されたIODは、SA検出回路によりP
/Sハス上のデータがSAであると判明した場合、R1
ヘセントされ、SPがR1を読取る。
以上の制御によりSVPより、Pから同様に10命令の
実行が可能となる。
上記手段を具備することにより、例えば、あるADPが
故障した場合svpよりIO命令を擬似的に発行し、A
DPのテストが可能をなる。この実行できる。
又、故障の場合に限らず、処理プログラムの運用中に、
svpより例えば第1図に示す如<ADPlが回線制御
アダプタの場合、回線の接続テスト等を同様の処理で行
なうことが可能となる。
(へ)発明の効果 本発明によれば処理プロセッサとSVP双方から、同一
の手段で特殊な制御及び回路を必要とせずかつ処理プロ
セッサを停止せずに入出刃アダプタの保守診断が可能と
なる効果がある。
【図面の簡単な説明】
第1図は実施例のデータ処理装置の構成図、第2図は実
施例におけるIO命令の実行例を示す図。 第3図は実施例におけるsvpの構成を呆ず図である。 図中、Pは処理プロセッサ、svpはザーヒスプロセソ
サ、ADP+〜ADPnは人出刃アダプタ、Cバスは共
通バスである。

Claims (1)

    【特許請求の範囲】
  1. 処理プロセッサ部と、該処理プロセッサ部により実行さ
    れる処理プログラムを格納する記憶部と、該処理プロセ
    ッサ部により発行される入出力命令により制御され動作
    する複数の入出力アダプタ部と、上記各回路部の保守5
    診断を行なうサービスプロセッサ部とを有するデータ処
    理装置において、上記処理プロセッサ部、入出力アダプ
    タ部、サービスプロセッサ部を接続する共通ハスをもう
    けるとともに、該共通ハスは、上記各回路部を指定する
    ためのアドレス情報と、各回路部への入出力命令と、該
    入出力命令に応じた入出力データとが転送される第1の
    ハスと、上記入出力命令が発せられた際には当該入出力
    命令を発した回路部を示す情報が転送され、当該入出力
    命令を受信した回路部が当該入出力命令に応じたデータ
    転送を行なう際には当該入出力命令を発した回路部を示
    す情報が転送される第2のバスとから構成し、さらに上
    記サービスプロセッサ部に、当該サービスプロセッサ部
    のアドレスを発生し上記第2のハスに送出する回路と、
    上記第2のパスに当該サービスプロセッサ部のアドレス
    が存在することを検出する回路と、上記第1のハスとの
    間でデータ入出力を行なう回路をそなえ、上記サービス
    プロセッサ部より上記共通バスを介して上記入出力アダ
    プタ部へ処理プロセッサとは独立に入出力命令を発行す
    ることにより保守診断制御を行なうよう構成したことを
    特徴とするデータ処理装置の保守診断方式。
JP58179719A 1983-09-28 1983-09-28 デ−タ処理装置の保守診断方式 Pending JPS6072037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58179719A JPS6072037A (ja) 1983-09-28 1983-09-28 デ−タ処理装置の保守診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58179719A JPS6072037A (ja) 1983-09-28 1983-09-28 デ−タ処理装置の保守診断方式

Publications (1)

Publication Number Publication Date
JPS6072037A true JPS6072037A (ja) 1985-04-24

Family

ID=16070671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58179719A Pending JPS6072037A (ja) 1983-09-28 1983-09-28 デ−タ処理装置の保守診断方式

Country Status (1)

Country Link
JP (1) JPS6072037A (ja)

Similar Documents

Publication Publication Date Title
JPS6072037A (ja) デ−タ処理装置の保守診断方式
JPH0962626A (ja) 分散処理システムのオンラインテスト方法
JPH0264745A (ja) インターフェース制御装置
JPH01155452A (ja) データ処理システムの接続確認方式
JPS58149529A (ja) チヤネルステ−タスワ−ド折返し診断方式
JPH02122281A (ja) ケーブル作成システム
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JP2005084820A (ja) 入出力装置の模擬機能を備えた制御装置
JP2752920B2 (ja) マルチプロセッサシステムにおけるプロセッサ間通信方式
JPS6384344A (ja) 異常フレ−ム処理検査方式
JPH0363830A (ja) インサーキットエミュレータ
JPS63245170A (ja) フアクシミリ装置
JPH04293133A (ja) 疎結合マルチプロセッサシステムにおける故障監視方式
JPH088948A (ja) 単方向ループ型伝送回路
JPH10124406A (ja) 入出力制御装置
JPS60173647A (ja) 情報処理装置のエラ−発生箇所検出方式
JPS5965362A (ja) 磁気デイスク装置
JP2003263343A (ja) 組込み監視システム
JPH04243431A (ja) 障害処理機能の評価方式
JPS6132153A (ja) メモリ制御装置
JPS61170847A (ja) 周辺装置自動試験装置
JPH0756874A (ja) マルチプロセッサシステム及びその障害発生時の再起動方法
JPH01134639A (ja) トレース停止制御方式
JPH03202943A (ja) 記憶装置の誤り検出方式
JPH0662087A (ja) 回線アダプタのオンライン保守方式