JPS60686A - 磁気バブルメモリデバイス - Google Patents
磁気バブルメモリデバイスInfo
- Publication number
- JPS60686A JPS60686A JP58107661A JP10766183A JPS60686A JP S60686 A JPS60686 A JP S60686A JP 58107661 A JP58107661 A JP 58107661A JP 10766183 A JP10766183 A JP 10766183A JP S60686 A JPS60686 A JP S60686A
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- soldering
- magnetic bubble
- bubble memory
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気バブルメモリデバイス、特に磁気バブルメ
モリチップを樹脂モールドしその端部力）らリードピン
を突出はせた構造を有する５気バブルメモリデバイス（
以下デバイスと称する）の改良に関するものである。
モリチップを樹脂モールドしその端部力）らリードピン
を突出はせた構造を有する５気バブルメモリデバイス（
以下デバイスと称する）の改良に関するものである。
一般にデバイスは、磁気バブルメモリチップを樹脂モー
ルドし、その端部から対向して突出し折り曲げたり−ド
ピンを設けた構造を有している。
ルドし、その端部から対向して突出し折り曲げたり−ド
ピンを設けた構造を有している。
このデバイスとプリント回路基板との実装組立は、第１
図に要部断面図で示すようにデバイス１の折如曲げたリ
ードピン２を、プリント回路基板３のスルホール４へ挿
入し、プリント回路基板３上の配線バッド５と半田６に
よシ半田付は接続さり、でいる。
図に要部断面図で示すようにデバイス１の折如曲げたリ
ードピン２を、プリント回路基板３のスルホール４へ挿
入し、プリント回路基板３上の配線バッド５と半田６に
よシ半田付は接続さり、でいる。
しかしながら、前記構成によるデバイスの実装形態は、
スルホール半田接続による機械的強度。
スルホール半田接続による機械的強度。
半田付高信頼性等の特徴を有しているが、プリント回路
基板３上へのデバイス１の実装高さおよび容積が大きく
なり、磁気バブルメモリシステムの小形化、薄形化を目
的として第２図、＠３図に示すようにリードピン２を折
り曲げずにデバイス１をフラットパックＩＣタイプの構
造にしてプリント回路基板３とリードピン２との接続を
スルホールに挿入することなく、配線パッド５に半田６
により面付けする組立て方法が提案されている、しかし
ながら、このような構造を有するデバイスの半田付方法
には次に述べるような間順があった。すなわち、磁気バ
ブルメモリデバイスは、一般の半導体デバイスに比べて
同転磁界発生コイル。
基板３上へのデバイス１の実装高さおよび容積が大きく
なり、磁気バブルメモリシステムの小形化、薄形化を目
的として第２図、＠３図に示すようにリードピン２を折
り曲げずにデバイス１をフラットパックＩＣタイプの構
造にしてプリント回路基板３とリードピン２との接続を
スルホールに挿入することなく、配線パッド５に半田６
により面付けする組立て方法が提案されている、しかし
ながら、このような構造を有するデバイスの半田付方法
には次に述べるような間順があった。すなわち、磁気バ
ブルメモリデバイスは、一般の半導体デバイスに比べて
同転磁界発生コイル。
バイアス磁界発生用永久研石ブロックおよびシールドケ
ースなど特有の構成部品が多いので、全体形状が大きく
な多重量も大きくなる。そこで半１接続による機械的強
度を得るために第４図に第２図のＩ−Ｉ’ｌ１Ｍ面の拡
大図で示すようにプリント回路基板３上の配ｊ「♀パッ
ド５の幅１１とリードピン２の幅１２とをほぼ同寸法に
して接続面積を大きくとると、第５図に示すような理想
とする半田ぬれによるフィレット７を形成できず、半田
接続の信頼性が得られない。
ースなど特有の構成部品が多いので、全体形状が大きく
な多重量も大きくなる。そこで半１接続による機械的強
度を得るために第４図に第２図のＩ−Ｉ’ｌ１Ｍ面の拡
大図で示すようにプリント回路基板３上の配ｊ「♀パッ
ド５の幅１１とリードピン２の幅１２とをほぼ同寸法に
して接続面積を大きくとると、第５図に示すような理想
とする半田ぬれによるフィレット７を形成できず、半田
接続の信頼性が得られない。
通常、デバイス１のリードピン２の配列ピ゛ン千は約１
／１０インチもしくはそれ以下でアシ、シたがってパッ
ド５の幅１１をさらに大きくすると、ノくラド５の相互
間に半田ブリッジを生じ電気的ショートの発生原因とな
る。また、リードピン２０幅１２をδらに小囁くすると
、リードピン２自体の機械的強度が小さくなる。
／１０インチもしくはそれ以下でアシ、シたがってパッ
ド５の幅１１をさらに大きくすると、ノくラド５の相互
間に半田ブリッジを生じ電気的ショートの発生原因とな
る。また、リードピン２０幅１２をδらに小囁くすると
、リードピン２自体の機械的強度が小さくなる。
以上説明したようにフラットリードデバイスの面付は半
田接続方法では、十分な半田フイレ゛ノド７が形成され
ず、好ましい接続の信頼性が得られなかった。
田接続方法では、十分な半田フイレ゛ノド７が形成され
ず、好ましい接続の信頼性が得られなかった。
したがって本発明は、前述した問題に鑑みて外てれたも
のであり、その目的とするところｉＪ：、 ＩＪ−ドピ
ンの機械的強度を揶保し、好ましい半田接続信頼性を得
ることを可能にしたリードピン形状を有する磁気バブル
メモリデバイスを提供することにある。
のであり、その目的とするところｉＪ：、 ＩＪ−ドピ
ンの機械的強度を揶保し、好ましい半田接続信頼性を得
ることを可能にしたリードピン形状を有する磁気バブル
メモリデバイスを提供することにある。
このよ・うな目的を達成するために本発明は、１ノード
ピンに切り欠き部を設けてプリント回路基板との面付け
の際に半田フィレットの形成を容易に可能にしたもので
ある。
ピンに切り欠き部を設けてプリント回路基板との面付け
の際に半田フィレットの形成を容易に可能にしたもので
ある。
次に図面を用いて本発明の実施例を詳イ（１１に説、明
する。
する。
第６図は本発明による磁気バブルメモリプツシイスの一
実施例を示す要部平面構成図であり、Ｑｉ、、；、ｌｊ
Ｏ図と同一部分または相当する部分には同一符号を付す
。同図において、デバイス１の各リードピンン２には、
図示しない配線バッド５（第４図、第５図参照）と半田
接続する部分に幅方向の両端側からリードピン２の幅Ａ
ｓを局部的に小ぜくδせてピン幅Ａ！ａ（／ａ（Ａ？２
）を有する円弧状の切シ欠き部８が設けられている。つ
まり、リードピン２の半田接続する部分がリードピン幅
１２に対して局部的にリード２７幅７８（／８＜７２）
を小さく場せた切シ欠き部８を設けたものである。
実施例を示す要部平面構成図であり、Ｑｉ、、；、ｌｊ
Ｏ図と同一部分または相当する部分には同一符号を付す
。同図において、デバイス１の各リードピンン２には、
図示しない配線バッド５（第４図、第５図参照）と半田
接続する部分に幅方向の両端側からリードピン２の幅Ａ
ｓを局部的に小ぜくδせてピン幅Ａ！ａ（／ａ（Ａ？２
）を有する円弧状の切シ欠き部８が設けられている。つ
まり、リードピン２の半田接続する部分がリードピン幅
１２に対して局部的にリード２７幅７８（／８＜７２）
を小さく場せた切シ欠き部８を設けたものである。
このような構成によれば、リードピン２０半田接続部を
幅小としたことにより、第７図に第６図のｕ−ｎ’断面
の拡大図で示すように配線バッド５のパッド幅ｌｌを変
えることなく、半田６による半田付けに対して半田フィ
レット７の形成が可能となるので、フラットリードタイ
プの磁気バブルメモリデバイスの好ましい半田接続の信
頼性が得られる。
幅小としたことにより、第７図に第６図のｕ−ｎ’断面
の拡大図で示すように配線バッド５のパッド幅ｌｌを変
えることなく、半田６による半田付けに対して半田フィ
レット７の形成が可能となるので、フラットリードタイ
プの磁気バブルメモリデバイスの好ましい半田接続の信
頼性が得られる。
第８図は本発明による磁気バブルメモリデバイスの他の
実施例を示す要部乎面楢成図であり、前述の図と同一部
分または相当部分には同一符号を付す。同図において、
ｍ１５５図と異なる点は、リードピン２の半田接続する
部分の一辺に切り欠き部８を設けたものである。
実施例を示す要部乎面楢成図であり、前述の図と同一部
分または相当部分には同一符号を付す。同図において、
ｍ１５５図と異なる点は、リードピン２の半田接続する
部分の一辺に切り欠き部８を設けたものである。
この上／）なｔｔｉ成にｉ；いでも半ＩＩＩ付けに対し
て一方側に第゛７図に示すような半田フィレット７が形
成されるので前述と同様の効果が得られる。
て一方側に第゛７図に示すような半田フィレット７が形
成されるので前述と同様の効果が得られる。
以上説明したように本発明によるリードピン形状を有す
る磁気バブルメモリデバイスによれば、リードピンをプ
リント配線基板のスルポールに挿入することなく、機械
的強度を確保して信頼性の高い半田接続ができるため、
磁気バブルメモリデバイスの小形化、薄形化のデバイス
実装置１？Ｃ極ｋｚ〕で優れた効果が得られる。
る磁気バブルメモリデバイスによれば、リードピンをプ
リント配線基板のスルポールに挿入することなく、機械
的強度を確保して信頼性の高い半田接続ができるため、
磁気バブルメモリデバイスの小形化、薄形化のデバイス
実装置１？Ｃ極ｋｚ〕で優れた効果が得られる。
【図面の簡単な説明】
第１図は従来の磁気バブルメモリデバイスをプリント回
路基板にスルホール実装した曹部断面図、第２図、第３
図および第４図は現在提案さＪｌているフラットリード
タイプの磁気バブルメモリデバイスをプリント回路基板
に面付は実装した要部平面図、その要部断面図および棺
２回の１−ビトｊ〒面拡大図、第５図は理想とする半田
フィレットの一例を示す要部拡大断面図、第６図、第７
図は本発明による磁気バブルメモリデバイスの一実施例
を示す要部平面図、そＱＨ−Ｈ’断面砿大図、第８図は
本発明による磁気バブルメモリデバイスの他の実施例を
示す要部平面図でるる。 １＃０・譬磁気バブルメモリデバイス（デバイス）、２
ａａｍ−リードピン、３・・・・プリント回路基板、４
−−・９スルホール、５・ＩＩ拳ｅ配腺パッド、６・・
・争半田、７・Φ・・半田フィレット、８・・・拳切り
欠き部。 第１図 ＠２図 第６図
路基板にスルホール実装した曹部断面図、第２図、第３
図および第４図は現在提案さＪｌているフラットリード
タイプの磁気バブルメモリデバイスをプリント回路基板
に面付は実装した要部平面図、その要部断面図および棺
２回の１−ビトｊ〒面拡大図、第５図は理想とする半田
フィレットの一例を示す要部拡大断面図、第６図、第７
図は本発明による磁気バブルメモリデバイスの一実施例
を示す要部平面図、そＱＨ−Ｈ’断面砿大図、第８図は
本発明による磁気バブルメモリデバイスの他の実施例を
示す要部平面図でるる。 １＃０・譬磁気バブルメモリデバイス（デバイス）、２
ａａｍ−リードピン、３・・・・プリント回路基板、４
−−・９スルホール、５・ＩＩ拳ｅ配腺パッド、６・・
・争半田、７・Φ・・半田フィレット、８・・・拳切り
欠き部。 第１図 ＠２図 第６図
Claims (1)
- 磁気バブルメモリチップを樹脂モールドし、該樹脂モー
ルド体の端部から水平方向に突出させたリードピンの半
田接続部分に、該ピン幅を狭小させる切シ欠き部を設け
たことを特徴とする磁気バブルメモリデバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107661A JPS60686A (ja) | 1983-06-17 | 1983-06-17 | 磁気バブルメモリデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107661A JPS60686A (ja) | 1983-06-17 | 1983-06-17 | 磁気バブルメモリデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60686A true JPS60686A (ja) | 1985-01-05 |
Family
ID=14464809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58107661A Pending JPS60686A (ja) | 1983-06-17 | 1983-06-17 | 磁気バブルメモリデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360100A (ja) * | 1989-07-27 | 1991-03-15 | Nec Corp | 表面実装用部品 |
-
1983
- 1983-06-17 JP JP58107661A patent/JPS60686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360100A (ja) * | 1989-07-27 | 1991-03-15 | Nec Corp | 表面実装用部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2568748B2 (ja) | 半導体装置 | |
| JPH0677644A (ja) | 三次元構造電子部品の端子部形成方法 | |
| JPS60686A (ja) | 磁気バブルメモリデバイス | |
| JP3150560B2 (ja) | 半導体装置 | |
| JP2000088921A (ja) | 半導体装置 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH1197827A (ja) | プリント配線基板および電子部品が実装されたプリント配線基板 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH05275838A (ja) | 電子装置用モジュール | |
| JPS62134945A (ja) | モ−ルドトランジスタ | |
| JP2885285B1 (ja) | 集積回路パッケージ | |
| JPH1065087A (ja) | モジュールｉ／ｏリード構造 | |
| JP3064379U (ja) | 集積回路パッケ―ジ立体組立構造 | |
| JPH07169876A (ja) | 半導体装置及び半導体装置用実装キャリア | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPH11219762A (ja) | 電子部品及び基板 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPS63246887A (ja) | 表面実装部品用パツケ−ジ | |
| JPH0710969U (ja) | プリント基板 | |
| JPH08186196A (ja) | 半導体装置の実装構造 | |
| JP2000223618A (ja) | 半導体装置 |