JPS6064455A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6064455A
JPS6064455A JP58173545A JP17354583A JPS6064455A JP S6064455 A JPS6064455 A JP S6064455A JP 58173545 A JP58173545 A JP 58173545A JP 17354583 A JP17354583 A JP 17354583A JP S6064455 A JPS6064455 A JP S6064455A
Authority
JP
Japan
Prior art keywords
stage
lead
plastic
frame
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58173545A
Other languages
English (en)
Inventor
Rikio Sugiura
杉浦　力夫
Toshiyuki Yoda
敏幸 誉田
Junichi Kasai
純一 河西
Akihiro Kubota
昭弘 窪田
Tsuyoshi Aoki
強 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58173545A priority Critical patent/JPS6064455A/ja
Publication of JPS6064455A publication Critical patent/JPS6064455A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （α）発明の技術分野 本発明は半導体装置に係り、特に半導体素子を搭載する
一方のフレームと、金属細線を接続する内部リードおよ
びパッケージ外部端子とからなる他方のリードフレーム
２枚によって構成される半導体装置の改良に関する。
（ｂ）　技術の背景 集積回路（ＩＣ）が形成された半導体素子（チップ）を
プラスチック材で封止したパッケージは一般にプラスチ
ックモールドＩＣと呼称され、その典型例は第１図に示
される。同図におてｌはプラスチックモールドＩＣ，２
はリードフレーム、３は半導体素子（以下においては素
子と略称する。）４はプラスチックモールド、５は素子
８の電極８ｃＬとリードフレーム内部リード６αとを接
続するワイヤ（金属剤＃ｉり、７は素子がダイ付けされ
るステージを示す。
リードフレーム２は第２図の平面図に示される構成のも
ので、プラスチックモールド４は点Ｍで囲って示し、同
図において６ｈはパッケージの外部リード、８はタイバ
ー９はクレードル、１０はピンチバーを示す。リードフ
レーム２には図示の構成のものが例えば１０個横転並ん
で形成されるが、図には簡略のためその１つのｆ、η成
のみを示す。
（Ｃ）　従来技術と問題点 ラスチックモールドＩＣにおいて所定の引抜き強度を確
保するために必要な長さであり、また内部リード６ｃＬ
とステージ７との間には、リード７レームの作成におけ
るスタンピング（打抜き）またはエツチングにおける必
要な長さｄ２を保たなければならない。その拮果ステー
ジ７の寸法、特にその長さ方向（外部リードの出る方向
の寸法には一定の制約がある。
ところで、最近のプラスチックモールドＩＣは小型化し
、可能な限り多くのものが実装される傾向にある。他方
、素子はそれに形成されるＩＯが＊惟化するため大型化
する傾向にある。プラスチックモールドＩＣが小型化さ
れたとしても前記したｄｌ、ｄ２の長さを確保しなけれ
ばならないのでスーテージ７の寸法に限度がある、ここ
でステージ７にグイ付けされる素子が大型化されると所
定の寸法よりも大なる寸法の孝子はステージ７に塔載さ
れえないことになる。その結果、従来法術によるリード
フレームは、プラスチックモールドＩＣの小型化、素子
の大型化に対処することができない。
そこで第３図に示すような２枚のリードフレームを用い
て作られた複合リードフレーム構造のプラスチックモー
ルドＩＣが提案されている。
同図において２１はプラスチックモールドＩＯ。
２２αは第１のステージフレーム、２２ｂは第２のリー
ド７レム、２３は素子、２４は素子２３を封止するプラ
スチックモールド、２５は素子の電極と内部リードとを
接続するワイヤ（例えば金の細線）、２（ｉαは内部リ
ード、２７は素子器がグイ付けされるステージ、２８は
素子（ただし電極を除く）をカバーする絶縁材、２９は
素子２３のＮ、＃ａｊｉを示す。図示例においては内部
リード２６αと素子ｚ３とが交叉する関係にあり素子の
電極と内部リード２６（！との接続ワイヤ２５は素子上
方に位置する。内部リード２６αと素子％とは交叉する
配置であるため、素子２３はプラスチックモールドＵの
許容する範囲内まで大に第１図の素子よりもかなり大に
附設することが可能となる。
第４図（α）と（Ａ）には第１のステージフレームと第
２のリードフレーム２２α、２２ｂが部分的に平面図で
示され、これらの図において９はクレードル、また２６
ｂは外部リードを示す。
しかしながらかかる構造のプラスチックモールドＩＯ２
１においては、図１と同じく封止樹脂によるストレスが
素子が大きくなる程素子への影響も大きくなる欠点を有
している。
（ｄ）発明の目的 本発明の目的はかかる問題点に鑑めなされたも＋７）Ｔ
、複合リードフレーム構造のプラスチックエ０において
、素子にかかるストレスをより減少することが可能な構
造を有する半導体装置の提供にある。
（６）発明の構成 その目的を達成するため本発明は、半導体素子を搭載し
たステージと、該ステージ上に先端がオーバラップする
複数のリードと、該半導体素子を挾んで、該ステージと
相対する位置に配置された金属板とからなる碑造体をグ
ラスチック封止してなることを特徴とする。
Ｖ）発明の実施例 以下本発明の実施例について図面を参照して説明する。
第５図（ａ）は本発明の一実施例のプラスチックＩＣの
断面図を示す。同図において３１はプラスチックモール
ドＩＣ，８２αは第１のステージフレーム、８２ｂは第
２のリードフレーム、３３は素子３４は素子３３を封止
するプラスチックモールド、３５は素子の電極と内部リ
ードとを接続するワイヤ（例えば金の細線）、３６ｃＬ
は内部リード、３７は素子３３がグイ付けされるステー
ジ、３８は孝子（ただし電極を除く）をカバーする絶縁
材、３０は素子部の電極、４０は＆！２のリードフレー
ムＢ２ｈに設ケられれ対向ステージ（金属板）を示す。
第５図（Ａ）は第５図０を９０°回転した樹脂封止前の
側面図、第５図（Ｃ）は同じく平面図を示す。
又第６図（ｃＬ）と（ｂ）には第１のステージフレーム
と第２のリードフレーム８２α、３２ｂが部分的に平面
図で示され、これらの図において９はクレードル、また
８６Ａは外部リードを示す。
本発明が従来（第８図）と異なる点は第５図から明らか
なように第１のステージフレーム３２αのステージ３７
上に配置された素子３３を痺んで、絶縁材３８を介して
第２のリードフレーム３２Ａに何段された対向ステージ
（金属板）４０を設けた点にある。
かかる構成のプラスチックＩＯ３１を作る場合には先ず
第１のステージフレーム８２αのステージ３７上に素子
ｎを通常の技術でグイ付けし、素子３３上に電極３９を
除いて絶縁材３８たとえばカプトンテープに接着剤（ポ
リイミドまたはシリコン）を塗布したものを用いてテー
プ付けする。次いで第１のステージフレーム３２αと第
２のリードフレーム３２ｂとをかしめ、或は溶接し引続
きワイヤ３５で素子の電極２９と内部リードＳＳａとを
接続し、最後にモールデングを行なう。かかる場合ステ
ージ４０ハ電極３９に接触しない寸法に構成され一〇い
るものとする０ 上記のように構成されたプラスチックＩｃ３１の構造に
おいてはパッケージ内に対向ステージ４０（金属板）が
素子を挾んで内在するため封止樹脂の膨張、収縮があっ
ても素子にかかるストレスが軽減されることになり、末
子にクラックを生ずる等の危険性が改善される。
（り発明の詳細 な説明したごとく本発明によれば複合リードフレーム構
造のプラスチックＩＣにおいて、素子にかかるストレス
を軽減することが可能となり装置の信頼性向上に効果１
勺（ある。
【図面の簡単な説明】
第１図は従来のプラスチックモールドＩＣの断面図、第
２図は第１図の装置に用いられるリードフレームの平面
図、第８図は従来の複合リードフレーム構造のプラスチ
ックモールドＩＣの断面図第４図は第８図の６ｇ７に用
いられるリードフレームの平面図、第５図は本発明の一
実施例を説明するための同、第６図は第５図の８Ａ匿に
用いられるリードフレームの平＋ｆｆｉ図である。図に
おいて、３ＩはプラスチックモールドＩＯ，８２αは第
１のステージフレーム、３２ｂは第２のリードフレーム
、３３は半導体素子、３４はプラスチックモールド、３
５ハワイヤ、８６ｆｔは内部リード、３７はステージ、
４０は対向ステージ（金属板）、３８は絶静利、３９は
電極を示す。 第１図 第３図 （ｂ） ＪＩＩ５　図 （Ｇ） ＋ｂ） （Ｃ） 第　６ｒＡ ＜ｂ）

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を搭載したステージと、該ステージ上に先端
    がオーバラップする複数のリードと、該半導体素子を挾
    んで、該ステージと相対する位置に配置された金属板と
    からなる構造体をプラスチック封止してなることを特徴
    とする半導体装置。
JP58173545A 1983-09-19 1983-09-19 半導体装置 Pending JPS6064455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58173545A JPS6064455A (ja) 1983-09-19 1983-09-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58173545A JPS6064455A (ja) 1983-09-19 1983-09-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6064455A true JPS6064455A (ja) 1985-04-13

Family

ID=15962515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58173545A Pending JPS6064455A (ja) 1983-09-19 1983-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6064455A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0987758A3 (en) * 1991-12-27 2000-05-24 Fujitsu Limited Semiconducter device and method of producing the same
EP4135028A1 (en) * 2021-08-12 2023-02-15 Murata Manufacturing Co., Ltd. Electronic component with moulded package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0987758A3 (en) * 1991-12-27 2000-05-24 Fujitsu Limited Semiconducter device and method of producing the same
EP4135028A1 (en) * 2021-08-12 2023-02-15 Murata Manufacturing Co., Ltd. Electronic component with moulded package

Similar Documents

Publication Publication Date Title
JPH041503B2 (ja)
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPS6064455A (ja) 半導体装置
JP3036339B2 (ja) 半導体装置
JP2634249B2 (ja) 半導体集積回路モジュール
JPH0621134A (ja) 半導体装置およびその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP2912767B2 (ja) 電子部品のパッケージ構造及びその製造方法
JPH029157A (ja) 半導体装置
JP3082507U (ja) ダブルサイドチップパッケージ
JPS61240644A (ja) 半導体装置
JPH0828447B2 (ja) 半導体装置の製造方法
JP2561415Y2 (ja) 半導体装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPH05102224A (ja) 半導体装置
JPH06105729B2 (ja) キヤリアテープ
JPH06177188A (ja) 半導体装置
JPS63110662A (ja) Ｉｃパツケ−ジ
JPH10144828A (ja) 半導体パッケージ
JPH0346358A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置
JPS60171734A (ja) 半導体装置
JPH02281750A (ja) リードフレームの製造方法
JPH0595078A (ja) 樹脂封止型半導体装置
JPH06349888A (ja) 樹脂封止型半導体装置