JPS6064262A - ロジックアナライザのトレ−ス表示方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 この発明は、ロジックアナライザに複数の入力信号を入
力した場合、パターンの存在の仔無を表示器」二にマー
クし、アドレスマツプを表示させるロジックアナライザ
のトレース表示方法についてのものである。

（ｂ）　従来技術と問題点 従来のロジックアナライザは、コンピュータやディジタ
ル制９１１装置の開発などには便利であるか、アドレス
バスを監視してプログラムの流れをモニタする場合、内
蔵しているメモリでは範囲が限定されるという問題があ
る。

また、スキップしたアドレスやジャノブ先アドレスなど
はわかるが、ステートリストでは見にくいという問題が
ある。

（ｃ）　発明の目的 この発明は、指定した条件のもとで、走行したプログラ
ムのアドレスを記↑αし、ロジックγす゛ライザの表示
器にアドレスマツプを表示することかできるようにした
ロジックアナライザを（２（ｉｔ：するものである。

（ｄ）　発明の実施例 まず、第１図を参照してロジックアリライザのメモリに
入力信号を記憶する方法を説明する。

第１図では、メモリ１のデータ人力３を論理「１」に固
定する。そして、ＣＰＵのアドレス信″；３４の下位ピ
ノｌをメモリ１のアドレス入力に入力し、上位ビットを
デコーダ２に入力する。

次に、第１図の使用方法を説明する。

最初にリセノトイ：１号７によりメモリ１をリセットす
る。これにより、メモリ１の全アドレスに対応するデー
タかすべて論理「０」になる。第１図のメモリ１をリセ
ットした状態の一例を第２図に示す。

メモリ１をリセノ）・シたら、次にＣＩ）　Ｕのアドレ
ス信号４をメモリ１のアドレス信号に入力する。

この場合は、ＣＩ）Ｕのアドレス信号４の変化につれて
、デコーダ２からライトイネーブル信号６をメモリ１に
送出づる。

例えば、ｃｒ’ｕのアドレス信号４かｒｏｏｏｏＪ、ｒ
ｏｏｏｌＪ、ｒｏ　００２Ｊ、ｒｏ００３Ｊ、ｒｏｏＯ
ＧＪ、ｒ０００７Ｊ、ｒｏｏ０８Ｊ、［０００ΔＪ　、
ｒｏｏｏＡＪ、ｒ　０ＯＯＡ　Ｊ　−と変化すると、こ
れらのＣＩ）　Ｕのアドレス信号４でアクセスしたアド
レスのデータか論理「０」から論理「１」になる。これ
は、データ入力３を論理「１」に固定しているためであ
る。

すなわち、メモリ１のアドレス入力に入ったＣ１）　Ｕ
のアドレス信号４と同じアドレスが論理「０」から論理
「１」に塗り変えられたことになる。

次に、メモリ１をアクセスした場合のメモリ１の記↑α
状態の一例を第２図と第３図に；ｊ、ず。

第２図と第３図は、」１位ビットか全部「０」の場合を
例示している。第１図のメモリＩＡ〜１１）にＩＫワー
ド×１ビットのメモリを使用し、デコーダ２としてメモ
リを使用すれば、ＣＩ’Ｕの１６ビツトアドレス信号に
対しＩＫワー１単位で（ｆ意の」１位ビットアドレス群
をメモリ１の数の倍数だけ記憶することかできる。この
関係を第４図に示す。

第４図は、ｒ８０００Ｊ〜ｒ８７ＦＦＪ　、ｒＡ４００
Ｊ〜ｒＡ７ＦＦＪ、ｒ１３０００Ｊ〜ｒ１３３ＦＦＪ番
地までを記憶する場合のデコーダ用ＲＡＭのデータであ
る。第４図のｒＸＪ印は「１」または「０」のどちらの
状態でもよいことを示す。

第２図と第３図から明らかなように、メモリ１のアドレ
ス人力に入ったＣ　Ｉ’　Ｕのアドレス信号４と同じア
ドレスか論理「０」から論理「１」に塗り変えられてい
る。

データ信号が同じパターンを繰り返すときは、メモリ１
の内容には変化か生じない。

第１図〜第４図のようにメモリ１への入力か終了したら
、メモリ１をリードモートに切換え、第１図のデータ出
力５からロジックアナライザの表示器にメモリ１の記憶
内容を表示させる。

次に、この発明による【Ｊシックアナライザのトレース
表示方法を第５図と第（３〆１により説明する。

第５図は、第４し１のｒ８０００Ｊ〜ｒ８３ＦＦＪ番地
の範囲でアクセスした番地（ア）・（イ）・（り）と、
アクセスしなかった番地（Ｉ）・（オ）の−例を示した
ものである。

第６図は、第５図（７）〜（Ｊ）を表示器に表示した一
例である。第６図の（７）〜（Ｊ）は、それぞれ第５図
の（１）〜（オ）に対応し、斜盾１のアクセス部分は明
るくなり、アクセスしなかった部分は暗くなる。

アクセスした番地と、アクセスしなかった番地か複難に
入り組んでいる場合は、図示を省略したロジックアナラ
イザのＣＲＴコ／トＩノ−ラをＣＩ’Ｕで制御し、横方
向を拡大して分解能を向」ユさせることができる。

また、表示器上の正確な番地は、ロジックアリ−ライザ
のカーソルの位置から正確に読み取ることかできる。

（ｃ）　発明の効果 この発明によれば、次のような効果がある。

（ア）実際に動作中のプログラムが、どのアドレスを実
行したか目視で確認することができる。

（イ）テストプログラムでは、すべてのアドレスを実行
しなければならないが、この発明による表示方法によれ
ば、すべての条（／ｌでｉ゛ストたかどうかを知ること
ができる。

（つ）どのメモリエリヤにバスがアクセスして、読み書
きが実行されているかが判明する。

（Ｉ）　この発明により、信頼性の高いソフトウェアを
開発することができる。

【図面の簡単な説明】

第１図はロジックアナライザのメモリに入力信号を記憶
する方法の説明図、 第２図は第１図のメモリ１をリセットした吠態の一例を
示す図。 第３図はメモリ１をアクセスした場合の、メモリ１の記
憶吠態の一例を示す図、 第４図はライトイネーブル信号を出力するためのＲＡ　
Ｍ　ｆ−夕の一例を示す図。 第５図は、この発明による実施例の表示方法を示す図で
、第４図の一部でアクセスした番地とアクセスしなかっ
た番地の一例を示す図、第６図は第５図を表示器に表示
した一例を示す図。 １・・・・メモリ、２・・・・・デコーダ、３・・・・
データ信号、４・・・・・Ｃ１１Ｕのアルレス信号、５
　・・データ出力、６・・・・ライトイネーブル信号、
７・・・・・リセット信号。 代理人　ブ「理士　小　俣　欽　司 第２図　第３図 第４図 Ｉニ −Ｂ 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、　複数のメモリのデータ入力に論理「１」を入力し
   、前記メモリのアドレス入力に入力（ｆ　号ｔｖ下位ビ
   ットを人力し、前記入力信号の上位ビットをデコーダに
   入力し、前記デコーダ出力を前記メモリのライトイネー
   ブル信号とするロジックアナライザにおいて、 複数番地を表示器の１つ以」二の横軸に表示させ、ＣＰ
   Ｕの実行アドレスを他の部分と区別して表示させること
   を特徴とするロジックアナライザのトレース表示方法。