JPS6059894A - 通信システム - Google Patents
通信システムInfo
- Publication number
- JPS6059894A JPS6059894A JP58168890A JP16889083A JPS6059894A JP S6059894 A JPS6059894 A JP S6059894A JP 58168890 A JP58168890 A JP 58168890A JP 16889083 A JP16889083 A JP 16889083A JP S6059894 A JPS6059894 A JP S6059894A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- circuit
- transmission
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
- H04L25/245—Relay circuits using discharge tubes or semiconductor devices with retiming for start-stop signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は１台の主装置と複数の電話機を１組の時分割
多重伝送路に接続し、これらの相互間で信頼性の高い信
号伝送を提供する通信システムに関するものである。
多重伝送路に接続し、これらの相互間で信頼性の高い信
号伝送を提供する通信システムに関するものである。
〈背 景〉
近年ボタン電話装置等の主装置、電話機間の配線の少対
化を図る目的で両者間を１対の通話線と１対の制御線の
合計２対の線路でスター配線した電子式ボタン電話装置
が盛んに開発されている。
化を図る目的で両者間を１対の通話線と１対の制御線の
合計２対の線路でスター配線した電子式ボタン電話装置
が盛んに開発されている。
しかし、この種の装置では電話機数に比例した量の配線
ケーブルを主装置から引き出す必要があシ、末だに工事
上および美観上の問題を残していた。
ケーブルを主装置から引き出す必要があシ、末だに工事
上および美観上の問題を残していた。
これに対しＰＣＭコーデック、ディジタルＬＳＩ技術の
進展を背景に音声情報をディジタル化し、複数の音声情
報と制御信号を１組の線路で時分割多重伝送することに
より上記の問題を解決することか可能となってきた。前
記方式を実現するための主装置、電話機相互間の伝送系
構成法としてループ形式とバス形式が考えられるが、伝
送路に対する電話機の取付け、取シはすしの容易性、お
よびその時の仙の通信への妨害の防止性からは、１組の
線路に対し電話機を物理的にマルチ接続するパッシブ・
バス構成が最も有利な方式である。
進展を背景に音声情報をディジタル化し、複数の音声情
報と制御信号を１組の線路で時分割多重伝送することに
より上記の問題を解決することか可能となってきた。前
記方式を実現するための主装置、電話機相互間の伝送系
構成法としてループ形式とバス形式が考えられるが、伝
送路に対する電話機の取付け、取シはすしの容易性、お
よびその時の仙の通信への妨害の防止性からは、１組の
線路に対し電話機を物理的にマルチ接続するパッシブ・
バス構成が最も有利な方式である。
パッシブ・バス構成を採用した従来の装置では主装置お
よび電話機はそれぞれが内蔵した相互に独立［７たクロ
ツク源に従って信号の送出を行い、伝送路上の信号転送
速度よシ高速のクロックにより、その信号をサンプリン
グするいわゆる調歩同期形式で信号の授受を行っていた
。このため、伝送路上の無信号期間にパルス性雑音が生
起すると、それが１疑似信号と見々され、信号送受化の
タイミングが乱され、信頼性の高い信号伝送を提供する
ことが困）Ｖｌ、であった。
よび電話機はそれぞれが内蔵した相互に独立［７たクロ
ツク源に従って信号の送出を行い、伝送路上の信号転送
速度よシ高速のクロックにより、その信号をサンプリン
グするいわゆる調歩同期形式で信号の授受を行っていた
。このため、伝送路上の無信号期間にパルス性雑音が生
起すると、それが１疑似信号と見々され、信号送受化の
タイミングが乱され、信頼性の高い信号伝送を提供する
ことが困）Ｖｌ、であった。
〈発明の目的〉
この発明は上記の欠点を解決するため（テ、電話機が主
装置よりの送出信号からクロック成分を抽出し、同期式
で動作することにより信頼性の高い信号伝送を実現する
ようにしたもので、以下図面に従い詳細に説明する。
装置よりの送出信号からクロック成分を抽出し、同期式
で動作することにより信頼性の高い信号伝送を実現する
ようにしたもので、以下図面に従い詳細に説明する。
〈実施例〉
第１図はこの発明の一実施例の構成を示す図であって、
主装置ＭＥと複数の電話機ＫＴＩ〜ＫＴｎは時分割多重
伝送路ＢＵＳにより結合され、相互に通信を行う。伝送
−路ＢｕｓｔｒｉＴ線およびＲ線の２ Ｍｉの線路から
なり、それぞれは２線の平衡形伝送路を構成する。Ｔ線
には主装置ＭＥの受信回路ＲＣＶ 。
主装置ＭＥと複数の電話機ＫＴＩ〜ＫＴｎは時分割多重
伝送路ＢＵＳにより結合され、相互に通信を行う。伝送
−路ＢｕｓｔｒｉＴ線およびＲ線の２ Ｍｉの線路から
なり、それぞれは２線の平衡形伝送路を構成する。Ｔ線
には主装置ＭＥの受信回路ＲＣＶ 。
各電話機Ｋ Ｔ １〜ＫＴｎの送信回路ＤＲＶが接続さ
れ、Ｔ線の終端点−二線路め特性インピーダンスＺＴに
て終端される。各電話ｊＤ Ｋ Ｔ １〜ＫＴｎはＴ線
に時分割形式でＰＣＭ音声等の情報信号および呼制御用
の制御信号を送出し、主装置ＭＥがそれを受信する。
れ、Ｔ線の終端点−二線路め特性インピーダンスＺＴに
て終端される。各電話ｊＤ Ｋ Ｔ １〜ＫＴｎはＴ線
に時分割形式でＰＣＭ音声等の情報信号および呼制御用
の制御信号を送出し、主装置ＭＥがそれを受信する。
一方Ｒ線には主装置ＭＥの送信回路ＤＲＶ、各電話機Ｋ
Ｔ １〜ＫＴｎの受信回路ＲＣＶが接続され、Ｒ線の
終端点は線路の特性インピーダンスＺＲにて終端される
。主装置ＭＥは各電話機宛の情報信号おまひ制御信号を
時分割形式でＲ線に送出し、各電話（襞ＫＴ Ｉ−ＫＴ
ｎがそれを受信する。
Ｔ １〜ＫＴｎの受信回路ＲＣＶが接続され、Ｒ線の
終端点は線路の特性インピーダンスＺＲにて終端される
。主装置ＭＥは各電話機宛の情報信号おまひ制御信号を
時分割形式でＲ線に送出し、各電話（襞ＫＴ Ｉ−ＫＴ
ｎがそれを受信する。
主装（３５ＭＥ内の伝送制御回路ＭＴＲＣは通話路装置
ＳＰＣから供給される多重情報信号ＭＢＲ（１４個の情
報信号ＢＲＩ〜ＢＲ１４が多重化された信号）と制御回
路ＭＣから供給される制御信号ＤＲを所定の伝送フレー
ムに組立てて送信回路ＤＲＶに供給する。
ＳＰＣから供給される多重情報信号ＭＢＲ（１４個の情
報信号ＢＲＩ〜ＢＲ１４が多重化された信号）と制御回
路ＭＣから供給される制御信号ＤＲを所定の伝送フレー
ムに組立てて送信回路ＤＲＶに供給する。
またこの伝送制御回路ＭＴＲＣは受信回路ＲＣＶかも供
給される受信信号を多重情報信号ＭＢＴと制御信号ＤＴ
に分解して通話路装置ｓｐｃおよび制御回路ＭＣに供給
する。−芳容電話機内の伝送制御回路５ＴＲＣは電話機
の受信回路ＲＣＶから供給される受信信号から自電話機
で受信すべき特定の情報信号、たとえばＢＲＩ 、およ
び制御信号ＤＲを分離し、前者を通話回路ＳＣに、後者
を制御回路ＫＴＣに供給し、また通話回路ＳＣから供給
される送話情報信号ＢＴＩおよび制御回路ＫＴＣから供
給される制御信号ＤＴを所定のタイミングで送信回路Ｄ
ＲＶを介しＴ線に送出する。
給される受信信号を多重情報信号ＭＢＴと制御信号ＤＴ
に分解して通話路装置ｓｐｃおよび制御回路ＭＣに供給
する。−芳容電話機内の伝送制御回路５ＴＲＣは電話機
の受信回路ＲＣＶから供給される受信信号から自電話機
で受信すべき特定の情報信号、たとえばＢＲＩ 、およ
び制御信号ＤＲを分離し、前者を通話回路ＳＣに、後者
を制御回路ＫＴＣに供給し、また通話回路ＳＣから供給
される送話情報信号ＢＴＩおよび制御回路ＫＴＣから供
給される制御信号ＤＴを所定のタイミングで送信回路Ｄ
ＲＶを介しＴ線に送出する。
第２図は伝送路ＢＵＳ上を伝送される信号のフレーム構
成の一実施例である。主装置ＭＥがＲ線に送出する信号
は第２図（ａ）のとおりであり、フレーム同期信号Ｆ、
情報信号用チャネル（ＢＲチャネル）ＢＲ１〜ＢＲ，１
４、制御信号用チャネル（ＤＩえチャネル）ＤＲて１フ
レームを構成する。Ｆ、ＢＲＪ−１ＢＲ１４、ＤＲの各
チャネルはそれぞれＪＯビットで構成され、第３図に示
すように１ビットの同期ピッ１−５ＹＮＣ、８ヒツトの
情報ビット■（■ｏ〜■７）。
成の一実施例である。主装置ＭＥがＲ線に送出する信号
は第２図（ａ）のとおりであり、フレーム同期信号Ｆ、
情報信号用チャネル（ＢＲチャネル）ＢＲ１〜ＢＲ，１
４、制御信号用チャネル（ＤＩえチャネル）ＤＲて１フ
レームを構成する。Ｆ、ＢＲＪ−１ＢＲ１４、ＤＲの各
チャネルはそれぞれＪＯビットで構成され、第３図に示
すように１ビットの同期ピッ１−５ＹＮＣ、８ヒツトの
情報ビット■（■ｏ〜■７）。
■ヒツトのパリティビットＰより構成する。第２図（ａ
）に示すように各チャネル間ＶＣＩｃｔ ６ビツトのア
イドルビット１Ｂ（ＩＢＯ〜１Ｂ５）を設け、総言１２
５６ビツトで１フレームを描成スる。フレーム周期は１
２５μｓで、伝送ヒツトレートは２０４８ｋｂｐｓであ
る。
）に示すように各チャネル間ＶＣＩｃｔ ６ビツトのア
イドルビット１Ｂ（ＩＢＯ〜１Ｂ５）を設け、総言１２
５６ビツトで１フレームを描成スる。フレーム周期は１
２５μｓで、伝送ヒツトレートは２０４８ｋｂｐｓであ
る。
Ｒｉ上を伝送されるフレームの同期情報はＦチャネルの
第１ビツトにバイオレーンヨ／をかけることにより行う
。伝送符号として複流式のＡＭ丁（Ａｔｔｅｒｎａｔｅ
Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ） ｆ４−号を用いる
場合を例にとって第４図によシ説明する。ＡＭＩ符号Ｉ
′ｉ論理゛０″で線間電圧をＯｖとし、論理” １ ”
ｌ／１ｍ対して正、ｆＪの電圧を交互にとる符号形式
である。バイオレーションは特定の論理” １ ”信号
に対して電圧極性の反転を行なわ々いことてより実現さ
れる。
第１ビツトにバイオレーンヨ／をかけることにより行う
。伝送符号として複流式のＡＭ丁（Ａｔｔｅｒｎａｔｅ
Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ） ｆ４−号を用いる
場合を例にとって第４図によシ説明する。ＡＭＩ符号Ｉ
′ｉ論理゛０″で線間電圧をＯｖとし、論理” １ ”
ｌ／１ｍ対して正、ｆＪの電圧を交互にとる符号形式
である。バイオレーションは特定の論理” １ ”信号
に対して電圧極性の反転を行なわ々いことてより実現さ
れる。
１〜たがってＲ５線から信号を受信する各電話機は正規
の符号則に従わないパイオレー７ヨンビツト（ここでＵ
Ｐチャネルの第１ピッｌ−）を検出することによりフレ
ーム位相を識別することができる。
の符号則に従わないパイオレー７ヨンビツト（ここでＵ
Ｐチャネルの第１ピッｌ−）を検出することによりフレ
ーム位相を識別することができる。
主装置ＭＥからＲ線に送出された信号は、電詔槻寸での
線路長に応じた伝搬遅延をもって各電話機に到達する。
線路長に応じた伝搬遅延をもって各電話機に到達する。
第２図（ｃ） 、 （ｅ）にそれぞれ主装置１亜に最も
近い電話機（最近電話機’） ＫＴ＋ 、主装ハ化から
最も離れた電話機（最遠電話機）ＫＴｎにおける受信タ
イミングを示す。ここで最近電話機■ぐＴ１がＢＲＩチ
ャネルと同一タイミングで情報信号ＢＴＵを、ＤＲチャ
ネルと同一タイミングで制御信号ＤＴを送出しく第２図
（ｄ））、最遠電話機ＫＴｎがＢＲ１４チャネルと同一
タイミングで情報信号Ｂ Ｔ １．４ を送出する（第
２図（ｆ））ものとする。これらのＴ線に送出された信
号は、各電話機から主装置ＭＥまでの線路長に応じた伝
（般遅延をもって主装置ＭＥに到達する。この結果主装
置ＭＥにおける受信信号は第２図（１））のごとくなり
、ＢＲＩ〜ＢＲ１４およびＤＲチャネルの送出開始タイ
ミングと、ＢＴ１〜ＢＴ１４およびＤＴチャネルの受信
開始タイミングの時間差τ１〜τ１５はチャネル毎（Ｃ
不均一となる。時間差τ１〜τ１５の最大値τｍａｘは
最遠電話機ＫＴｎ捷での線路を信号が往後するときに要
する時間に等しく、Ｒａのアイドルピッ）ＩＢの時間長
ＴｉがＴｉ）でｍａｙの関係を満たす限り、Ｔ線に各電
話機から送出される信号は伝送路上で衝突せず正常な信
号伝送が行われる。
近い電話機（最近電話機’） ＫＴ＋ 、主装ハ化から
最も離れた電話機（最遠電話機）ＫＴｎにおける受信タ
イミングを示す。ここで最近電話機■ぐＴ１がＢＲＩチ
ャネルと同一タイミングで情報信号ＢＴＵを、ＤＲチャ
ネルと同一タイミングで制御信号ＤＴを送出しく第２図
（ｄ））、最遠電話機ＫＴｎがＢＲ１４チャネルと同一
タイミングで情報信号Ｂ Ｔ １．４ を送出する（第
２図（ｆ））ものとする。これらのＴ線に送出された信
号は、各電話機から主装置ＭＥまでの線路長に応じた伝
（般遅延をもって主装置ＭＥに到達する。この結果主装
置ＭＥにおける受信信号は第２図（１））のごとくなり
、ＢＲＩ〜ＢＲ１４およびＤＲチャネルの送出開始タイ
ミングと、ＢＴ１〜ＢＴ１４およびＤＴチャネルの受信
開始タイミングの時間差τ１〜τ１５はチャネル毎（Ｃ
不均一となる。時間差τ１〜τ１５の最大値τｍａｘは
最遠電話機ＫＴｎ捷での線路を信号が往後するときに要
する時間に等しく、Ｒａのアイドルピッ）ＩＢの時間長
ＴｉがＴｉ）でｍａｙの関係を満たす限り、Ｔ線に各電
話機から送出される信号は伝送路上で衝突せず正常な信
号伝送が行われる。
各電話機がＴ線上に送出する信号（チャネル）ＢＴＵ、
、 −、ＢＴＵ、４ 、 ＤＴは第３図と同様に］ｏ
ピッｉ・で構成され、同期ピッ） ５ＹＮＣは常に論理
” ］ ”とする。捷た、パリティピッｌ−Ｉ’ｌ；ｌ
：そのチャイルの１．０ヒツト内の論理”１”の数が偶
数となるように設定する。Ｔ線の線間電圧は電話機から
の送出信号の存在し々い期間（では０電位差となってお
り、主装置ＭＥでは各チャネルの先頭に設けた同期ピッ
ｌ−８ＹＮＣによシ発生する線間電圧を検出するととに
より、各チャネルの開始タイミングを識別することがで
きる。１だ、パリティビットＰ Ｋ Ｊ： 、ｊ９情報
ヒツト■ｂ〜ｂ［対し奇数パリティによる誤り検出が可
能となるとともに、伝送ね骨上は複流式により正、負両
極性のパルスの数を等しくして線路の直流平衡をとるこ
とが可能となる。
、 −、ＢＴＵ、４ 、 ＤＴは第３図と同様に］ｏ
ピッｉ・で構成され、同期ピッ） ５ＹＮＣは常に論理
” ］ ”とする。捷た、パリティピッｌ−Ｉ’ｌ；ｌ
：そのチャイルの１．０ヒツト内の論理”１”の数が偶
数となるように設定する。Ｔ線の線間電圧は電話機から
の送出信号の存在し々い期間（では０電位差となってお
り、主装置ＭＥでは各チャネルの先頭に設けた同期ピッ
ｌ−８ＹＮＣによシ発生する線間電圧を検出するととに
より、各チャネルの開始タイミングを識別することがで
きる。１だ、パリティビットＰ Ｋ Ｊ： 、ｊ９情報
ヒツト■ｂ〜ｂ［対し奇数パリティによる誤り検出が可
能となるとともに、伝送ね骨上は複流式により正、負両
極性のパルスの数を等しくして線路の直流平衡をとるこ
とが可能となる。
第５図は主装置ＭＥ内の伝送制御回路ＭＴＲＣの構成の
一実施例であって、伝送制御回路ＭＴＲＣに入力される
多重情報信号ＭＢＲを一次的に蓄積するバッファ回路Ｍ
Ｒ１３、制御信号ＤＲ大入力１次的に蓄積するバッファ
回路ＭＲＤ 、多重情報信号ＭＢＴ出力を１次的に蓄積
するバッファ回路ＭＴＢ 、制御信号ＤＴ出力を１次的
に蓄積するバッファ回跳べ（ＴＤばそれぞれ伝送路ＢＵ
ＳＫ対する信号送受信タイミングと外部回路（通話路装
置ＳＰＣおよび制御回路ＭＣ）に対する入出力タイミン
グの差を吸収する。
一実施例であって、伝送制御回路ＭＴＲＣに入力される
多重情報信号ＭＢＲを一次的に蓄積するバッファ回路Ｍ
Ｒ１３、制御信号ＤＲ大入力１次的に蓄積するバッファ
回路ＭＲＤ 、多重情報信号ＭＢＴ出力を１次的に蓄積
するバッファ回路ＭＴＢ 、制御信号ＤＴ出力を１次的
に蓄積するバッファ回跳べ（ＴＤばそれぞれ伝送路ＢＵ
ＳＫ対する信号送受信タイミングと外部回路（通話路装
置ＳＰＣおよび制御回路ＭＣ）に対する入出力タイミン
グの差を吸収する。
バッファ回路ＭＲＢ 、 ＭＲＤ 、フレーム同期信号
Ｆを保長するレジスタＭＲＦはフレーム組立回路ＭＭに
接ｕｃされ、フレーム組立回路ＭＭは多重情報信号ＭＢ
Ｒと制御信号ＤＲを第２図（ａ）に示した伝送フレーム
の信号配列に組立てる。フレーム組立回路ＭＭからの論
理レベルの信号は第４図に示す伝送符号（ＡＭＩ符号）
に符号化器ＭＣＤで変換され、送信回路ＤＲｖに与えら
れる。受信回路ＲＣＶからの伝送符号はケート回路Ｇを
通じて復号化器ＭＤＣに入力されて論理信号に変換され
る。ゲート回路Ｇの出力側に接続された同期ビット検出
回路ＳＹＤは受信チャネルの先頭に存在する同期ピッｌ
−５ＹＮＣをイカ出する。送信信号の組立ておよび符号
化に必要な゛タイミングを作成する送信タイミンク発生
回路ＭＴＣからビットクロック、フレームクロック、チ
ャネルクロックをフレーム組立回路ＭＭに供給され、フ
レームクロック、チャネルクロックはフレームクロック
ＭＤにも供給される。同期ヒツト検出回路ＳＹＤの出力
は丈ンプリングクロック発生回路ＭＲＣに供給され、こ
れより受信信号の同期ビットに続く情報ヒ゛ノドＩｏ〜
■７お」二びパリティヒ゛ツトを調歩同期形式で受信す
るために必要なサンプリング・クロックを発生し、この
サンプリング、クロックは復号化器ＭＤＣ、フレーム分
解回路ＭＤへ供給される。同期ビット検出回路ＳＹＤの
出力は同期ビットの検出を一定期間に制限するためのウ
ィンドウ制御回路ＷＣＴにも供給され、このウィンド制
御回路ＷＣＴにはチャネルクロックがタイミング発生回
路ＭＴＣから与えられ、出力はゲート回路Ｇを制御する
。
Ｆを保長するレジスタＭＲＦはフレーム組立回路ＭＭに
接ｕｃされ、フレーム組立回路ＭＭは多重情報信号ＭＢ
Ｒと制御信号ＤＲを第２図（ａ）に示した伝送フレーム
の信号配列に組立てる。フレーム組立回路ＭＭからの論
理レベルの信号は第４図に示す伝送符号（ＡＭＩ符号）
に符号化器ＭＣＤで変換され、送信回路ＤＲｖに与えら
れる。受信回路ＲＣＶからの伝送符号はケート回路Ｇを
通じて復号化器ＭＤＣに入力されて論理信号に変換され
る。ゲート回路Ｇの出力側に接続された同期ビット検出
回路ＳＹＤは受信チャネルの先頭に存在する同期ピッｌ
−５ＹＮＣをイカ出する。送信信号の組立ておよび符号
化に必要な゛タイミングを作成する送信タイミンク発生
回路ＭＴＣからビットクロック、フレームクロック、チ
ャネルクロックをフレーム組立回路ＭＭに供給され、フ
レームクロック、チャネルクロックはフレームクロック
ＭＤにも供給される。同期ヒツト検出回路ＳＹＤの出力
は丈ンプリングクロック発生回路ＭＲＣに供給され、こ
れより受信信号の同期ビットに続く情報ヒ゛ノドＩｏ〜
■７お」二びパリティヒ゛ツトを調歩同期形式で受信す
るために必要なサンプリング・クロックを発生し、この
サンプリング、クロックは復号化器ＭＤＣ、フレーム分
解回路ＭＤへ供給される。同期ビット検出回路ＳＹＤの
出力は同期ビットの検出を一定期間に制限するためのウ
ィンドウ制御回路ＷＣＴにも供給され、このウィンド制
御回路ＷＣＴにはチャネルクロックがタイミング発生回
路ＭＴＣから与えられ、出力はゲート回路Ｇを制御する
。
捷ず、信号送出系の動作を第５図および第６図のタイミ
ング図により説明する。送信タイミング発生回路ＭＴＣ
は伝送ビットクロック２０４８ｋＨｚ 、チャネルクロ
ック１２８ ｋＨｚ 、フレームクロック８ｋＨｚのク
ロックを発生する。フレーム組立回路ＭＭはフレームク
ロックの立上りでレジスタＭＲＦからとり出したフレー
ム同期信号Ｆの送出を開始し、ビットクロックに従って
１０ビット分の送出を完了した後に、６ビツトのアイド
ルビット■Ｂを付加して送出する。アイドルビットＩＢ
としては伝送符号からクロック情報を抽出しやすくする
観点から全ビット論理” ］ ”とする０この後、チャ
ネルクロックの立上り毎に順次ノくソファ回路ＭＲＢか
ら情報信号ＢＲ１，・・・・・、 ＢＲｌ４を、ノ＜ソ
ファ回路ＭＲＤから制御信号ＤＲをとり出し、上記と同
様に各々にアイドルピッ）ＩＢを付加し、符号化器ＭＣ
ＤＫ出力する。符号化器ＭＣＤでは第４図に示したごと
く、ＡＭＩ符号への変換を行い、フレームクロックの立
上シでパイオレー／コンをかける。
ング図により説明する。送信タイミング発生回路ＭＴＣ
は伝送ビットクロック２０４８ｋＨｚ 、チャネルクロ
ック１２８ ｋＨｚ 、フレームクロック８ｋＨｚのク
ロックを発生する。フレーム組立回路ＭＭはフレームク
ロックの立上りでレジスタＭＲＦからとり出したフレー
ム同期信号Ｆの送出を開始し、ビットクロックに従って
１０ビット分の送出を完了した後に、６ビツトのアイド
ルビット■Ｂを付加して送出する。アイドルビットＩＢ
としては伝送符号からクロック情報を抽出しやすくする
観点から全ビット論理” ］ ”とする０この後、チャ
ネルクロックの立上り毎に順次ノくソファ回路ＭＲＢか
ら情報信号ＢＲ１，・・・・・、 ＢＲｌ４を、ノ＜ソ
ファ回路ＭＲＤから制御信号ＤＲをとり出し、上記と同
様に各々にアイドルピッ）ＩＢを付加し、符号化器ＭＣ
ＤＫ出力する。符号化器ＭＣＤでは第４図に示したごと
く、ＡＭＩ符号への変換を行い、フレームクロックの立
上シでパイオレー／コンをかける。
次に、信号受信系の動作を第５図および第７図のタイミ
ング図尾より説明する。ウィンドウ制御回路ＷＣＴはチ
ャネルクロックの立上シで計数動作を開始し、同期ビッ
ト検出回路ＳＹＤの出力の立上りで計数動作を停市し、
前述の伝搬遅延時間の最大値τｍａｘでオーバフローを
生ずるカウンタである。電話機の送出しだ信号の同期ビ
ット５ＹＮＣはチャネルクロックの立−ヒりからτｍａ
ｘの時間内に受信されるはずであることから、これ以降
の時間においてに、ウィンドウ制御回路ＷＣＴのオーバ
フロー出力により入力ゲート回路Ｇを閉じ、受信系への
入力を禁止する。これにより回線雑音等による誤受信を
防止できる。同期ビット検出回路ＳＹＤはチャネルクロ
ックの立上シで初期設定され、入力ゲート回路Ｇが開い
ている間に同期ピッ） ５ＹＮＣを検出することにより
出力を１“とする０受信タイミング発生回路ＭＲＣはビ
ットクロック２０４８ｋＨｚより高速のクロック、たと
えば８ＭＨｚで受信信号ビットの中央位置を判別し、サ
ンプリングクロックを発生し、復号化回路ＭＤＣおよび
フレーム分解回路ＭＤに供給する。フレーム分解回路Ｍ
Ｄは復号化器ＭＤＣで論理信号に復号化された受信信号
を受け、フレー、ムクロックおよびチャネルクロックを
もとに受信信号が情報信号ＢＴＩ〜ＢＴ１４あるいは制
御信号ＤＴのいずれに相当するかを判別し、これらを該
当するバッファ回路ＭＴＢあるいはＭＴＤに出力する。
ング図尾より説明する。ウィンドウ制御回路ＷＣＴはチ
ャネルクロックの立上シで計数動作を開始し、同期ビッ
ト検出回路ＳＹＤの出力の立上りで計数動作を停市し、
前述の伝搬遅延時間の最大値τｍａｘでオーバフローを
生ずるカウンタである。電話機の送出しだ信号の同期ビ
ット５ＹＮＣはチャネルクロックの立−ヒりからτｍａ
ｘの時間内に受信されるはずであることから、これ以降
の時間においてに、ウィンドウ制御回路ＷＣＴのオーバ
フロー出力により入力ゲート回路Ｇを閉じ、受信系への
入力を禁止する。これにより回線雑音等による誤受信を
防止できる。同期ビット検出回路ＳＹＤはチャネルクロ
ックの立上シで初期設定され、入力ゲート回路Ｇが開い
ている間に同期ピッ） ５ＹＮＣを検出することにより
出力を１“とする０受信タイミング発生回路ＭＲＣはビ
ットクロック２０４８ｋＨｚより高速のクロック、たと
えば８ＭＨｚで受信信号ビットの中央位置を判別し、サ
ンプリングクロックを発生し、復号化回路ＭＤＣおよび
フレーム分解回路ＭＤに供給する。フレーム分解回路Ｍ
Ｄは復号化器ＭＤＣで論理信号に復号化された受信信号
を受け、フレー、ムクロックおよびチャネルクロックを
もとに受信信号が情報信号ＢＴＩ〜ＢＴ１４あるいは制
御信号ＤＴのいずれに相当するかを判別し、これらを該
当するバッファ回路ＭＴＢあるいはＭＴＤに出力する。
第８図は電話機内の伝送制御回路５ＴＲＣの梅成の一実
施例であって、バッファ回路ＳＲＢは受話情報信号ＢＲ
ｉ （以下ＢＲＩ〜ＢＲ１４の内の任意の１情報信号を
ＢＲｌと記す）を、バッファ回路ＳＲＤは受信制御信号
ＤＲを、バッファ回路ＳＲＦは受１ｎフレーム同期信号
Ｆを、バッファ回路ＳＴＢは送話情報信号ＢＴｊ（以下
ＢＴＩ〜ＢＴ１４の内の任意の１情報信号をＢＴｊと記
す）を、バッファ回路ＳＴＤは送出制御信号ＤＴをそれ
ぞれ１次的に蓄積する。これらのバッファ回路は伝送路
ＢＵＳに対する信号送受信タイミングと外部回路（通話
回路ＳＣおよび制御回路ＫＴＣ）に対する入出力タイミ
ングとの差を吸収する。受信回路ＲＣＶに接続された復
号器ＳＤＣはＡＭＩ伝送信号を論理信号に変換し、符号
器ＳＣＤは逆の変換を行って出力を送信回路ＤＲＶへ供
給する。
施例であって、バッファ回路ＳＲＢは受話情報信号ＢＲ
ｉ （以下ＢＲＩ〜ＢＲ１４の内の任意の１情報信号を
ＢＲｌと記す）を、バッファ回路ＳＲＤは受信制御信号
ＤＲを、バッファ回路ＳＲＦは受１ｎフレーム同期信号
Ｆを、バッファ回路ＳＴＢは送話情報信号ＢＴｊ（以下
ＢＴＩ〜ＢＴ１４の内の任意の１情報信号をＢＴｊと記
す）を、バッファ回路ＳＴＤは送出制御信号ＤＴをそれ
ぞれ１次的に蓄積する。これらのバッファ回路は伝送路
ＢＵＳに対する信号送受信タイミングと外部回路（通話
回路ＳＣおよび制御回路ＫＴＣ）に対する入出力タイミ
ングとの差を吸収する。受信回路ＲＣＶに接続された復
号器ＳＤＣはＡＭＩ伝送信号を論理信号に変換し、符号
器ＳＣＤは逆の変換を行って出力を送信回路ＤＲＶへ供
給する。
受信回路ＲＣＶにはバイオレーション検出回路ＶＤ。
受信信号からクロック成分を抽出し受信信号に位相同期
したビットクロックを作成する位相同期回路ＰＬＬも接
続されている。バイオレーション検出回路ＶＤ及び位相
同期回路ＰＬＬは受信タイミング発生回路ＳＲＣにも接
続され、とれよシチャネルクロックとフレームクロック
が作成される。チャネルカウンタＣＨＣはこれらクロッ
クが入力され、その時点で受信中のチャネル番号を計数
・保持する。
したビットクロックを作成する位相同期回路ＰＬＬも接
続されている。バイオレーション検出回路ＶＤ及び位相
同期回路ＰＬＬは受信タイミング発生回路ＳＲＣにも接
続され、とれよシチャネルクロックとフレームクロック
が作成される。チャネルカウンタＣＨＣはこれらクロッ
クが入力され、その時点で受信中のチャネル番号を計数
・保持する。
受信すべき情報信号チャネル番号ｌは、レジスタＲＣＲ
に保持され、チャネルカウンタＣＨＣ出力とレジスタＲ
ＣＲＯ値の一致が回路ＲＩＤで判定される。
に保持され、チャネルカウンタＣＨＣ出力とレジスタＲ
ＣＲＯ値の一致が回路ＲＩＤで判定される。
レジスタＴＣＲに送信すべき情報信号チャネル番号ｊが
イ呆持され、チャネルカウンタＣＨＣの出力とレジスタ
’Ｉ’ＣＲＯ値の一致が回路ＴＩＤで判定される０フレ
制御信号ＤＲを抽出してバッファ回路ＳＲＢ 、 ＳＲ
Ｄ。
イ呆持され、チャネルカウンタＣＨＣの出力とレジスタ
’Ｉ’ＣＲＯ値の一致が回路ＴＩＤで判定される０フレ
制御信号ＤＲを抽出してバッファ回路ＳＲＢ 、 ＳＲ
Ｄ。
ＳＲＦへ出力する。フレーム組立回路ＳＭは各クロック
及び回路ＴＩＤの一致出力が入力され、情報信号ＢＴｊ
と制御信号り、Ｔを所定のタイミングで符号器ＳＣＤに
出力する。
及び回路ＴＩＤの一致出力が入力され、情報信号ＢＴｊ
と制御信号り、Ｔを所定のタイミングで符号器ＳＣＤに
出力する。
信号送受信の動作を第８図及び第９図のタイミング図に
より説明する。バイオレーション検出回路ＶＤは受信信
号中のフレーム同期信号の先頭にあるバイオレーション
ビットを検出し、その時点でパルス信号を出力する。受
信タイミング発生回路ＳＲＣは上記パルス信号によりフ
レームの開始時点を識別し、位相同期回路ＰＬＬより供
給されるビットクロックをもとに、受信信号のフレーム
位相およびチャネル位相に一致したフレームクロックお
よびチャネルクロックを作成する。復号器ＳＤＣはバイ
オレーション検出回路ＶＤによりバイオレーションタイ
ミングを通知すれ、バイオレーションの後号化を含めて
ＡＭＩ符号を論理信号に変換する。チャネルカウンタＣ
ＨＣｌｄフレームクロックの立」ニレで初期化され、チ
ャネルクロックの立上り毎に歩進する。チャネルカウン
タＣＨＣの値がレジスタＲＣＲの値】と一致すると、一
致判定回路ＲＩＤはその間出力を′１″′とし、フレー
ム分解回路ＳＤばそのときの受信情報信号ＢＲｉを抽出
し、バッファ回路ＳＲＢに出力する。さらにフレーム分
解回路ＳＤはフレームクロックとチャネルクロックをも
とにフレームの先頭チャネルおよび最終チャネルを判別
し、フレーム同期信号Ｆおよび受信制御信号ＤＲを抽出
してバッファ回路ＳＲＦおよびＳＲＤに出力する。
より説明する。バイオレーション検出回路ＶＤは受信信
号中のフレーム同期信号の先頭にあるバイオレーション
ビットを検出し、その時点でパルス信号を出力する。受
信タイミング発生回路ＳＲＣは上記パルス信号によりフ
レームの開始時点を識別し、位相同期回路ＰＬＬより供
給されるビットクロックをもとに、受信信号のフレーム
位相およびチャネル位相に一致したフレームクロックお
よびチャネルクロックを作成する。復号器ＳＤＣはバイ
オレーション検出回路ＶＤによりバイオレーションタイ
ミングを通知すれ、バイオレーションの後号化を含めて
ＡＭＩ符号を論理信号に変換する。チャネルカウンタＣ
ＨＣｌｄフレームクロックの立」ニレで初期化され、チ
ャネルクロックの立上り毎に歩進する。チャネルカウン
タＣＨＣの値がレジスタＲＣＲの値】と一致すると、一
致判定回路ＲＩＤはその間出力を′１″′とし、フレー
ム分解回路ＳＤばそのときの受信情報信号ＢＲｉを抽出
し、バッファ回路ＳＲＢに出力する。さらにフレーム分
解回路ＳＤはフレームクロックとチャネルクロックをも
とにフレームの先頭チャネルおよび最終チャネルを判別
し、フレーム同期信号Ｆおよび受信制御信号ＤＲを抽出
してバッファ回路ＳＲＦおよびＳＲＤに出力する。
一方チャネルカウンタＣＨＣの値がレジスタＴＣ’Ｒの
値Ｊと一致すると、一致判定回路ＴＩＤはその間出力を
“′１″′とし、フレーム組立回路５Ｍ１ｄそのタイミ
ングでバッファ回路ＳＴＢにある情報信号ＢＴｊをビッ
トクロックに従って符号器ＳＣＤに出力する。
値Ｊと一致すると、一致判定回路ＴＩＤはその間出力を
“′１″′とし、フレーム組立回路５Ｍ１ｄそのタイミ
ングでバッファ回路ＳＴＢにある情報信号ＢＴｊをビッ
トクロックに従って符号器ＳＣＤに出力する。
サラにフレーム組立回路ＳＭはフレームクロックとチャ
ネルクロックをもとにフレームの最終チャネルを判別し
、バッファ回路ＳＴＤにある制御信号ＤＴを所定のタイ
ミングでビットクロックに従って符号器ＳＣＤに出力す
る。
ネルクロックをもとにフレームの最終チャネルを判別し
、バッファ回路ＳＴＤにある制御信号ＤＴを所定のタイ
ミングでビットクロックに従って符号器ＳＣＤに出力す
る。
〈効 果〉
以」二説明したように、各電話機は主装置からＲ線を介
して送られてくる伝送信号よシクロツク成分を抽出し、
同期式で信号の送受信を行うことにより、伝送技術の分
野で知られている同期保護等の対策をとって、信号送受
信の信頼性を高めることができる。一方、主装置では電
話機からＴ線を介して送られてくる信号の受信開始タイ
ミングを一定期間に限定する場合は回線雑音に対する信
頼度が向上する。
して送られてくる伝送信号よシクロツク成分を抽出し、
同期式で信号の送受信を行うことにより、伝送技術の分
野で知られている同期保護等の対策をとって、信号送受
信の信頼性を高めることができる。一方、主装置では電
話機からＴ線を介して送られてくる信号の受信開始タイ
ミングを一定期間に限定する場合は回線雑音に対する信
頼度が向上する。
さらに、電話機の信号受信部（第８図のフレーム分解回
路ＳＤ）の機能を拡張することによってこの実施例では
アイドルビットとして無効情報をのせているＲ線」二の
タイミングに主装置から電話機へ通知すべき有効情報を
のせ、電話機でそれをとり出すことができ、伝送路の使
用効率を向上させることも可能である。
路ＳＤ）の機能を拡張することによってこの実施例では
アイドルビットとして無効情報をのせているＲ線」二の
タイミングに主装置から電話機へ通知すべき有効情報を
のせ、電話機でそれをとり出すことができ、伝送路の使
用効率を向上させることも可能である。
このように、この発明（ｄ時分割多重伝送路を使用した
通信システムにおいて信頼性が高く効率の良い信号伝送
を実現するのに非常に大きな効果を発揮しその意義は犬
である。
通信システムにおいて信頼性が高く効率の良い信号伝送
を実現するのに非常に大きな効果を発揮しその意義は犬
である。
第１図はこの発明の一実施例を示すブロック図、第２図
は伝送路ＢＵＳ上の信号フレーム構成を示す図、第３図
は信号チャネルの構成を示す図、第４図は論理信号と伝
送符号の変換則を示す図、第５図は第１図の伝送制御回
路ＭＴＲＣの構成例を示すブロック図、第６図は第５図
の信号送信系の動作タイミング図、第７図は第５図の信
号受信系の動作タイミング図、第８図は第１図の伝送制
御回路５ＴＲＣＯ状成例を示すブロック図、第９図は第
８図の各部の動作タイミング図である。 ＭＥ：主装置、ＫＴ１〜ＫＴｎ：電話機、ＢＵＳ ：時
分割多重伝送路、Ｒ線：主装置から電話機へ信号伝送を
行う線路（第１の線路）、Ｔ線：電話機から主装置へ信
号伝送を行う線路（第２の線路）、ＭＴＲＣ：主装置の
伝送制御回路、５ＴＲＣ：電話ｊｌｋ （７）伝送！ｔ
ｉ制御回路、ＰＬＬ 、 ＳＲＣ：端末クロック発生用
タイミング回路、ＳＤＣ、ＳＤ ：第１の受信手段、Ｓ
Ｍ 、 ＳＣＤ ：第１の送信手段、ＭＤ７ＭＤＣ：第
２の受信手段。、 特許出願人 日本電信電話公社 代 理 人 草 野 卓
は伝送路ＢＵＳ上の信号フレーム構成を示す図、第３図
は信号チャネルの構成を示す図、第４図は論理信号と伝
送符号の変換則を示す図、第５図は第１図の伝送制御回
路ＭＴＲＣの構成例を示すブロック図、第６図は第５図
の信号送信系の動作タイミング図、第７図は第５図の信
号受信系の動作タイミング図、第８図は第１図の伝送制
御回路５ＴＲＣＯ状成例を示すブロック図、第９図は第
８図の各部の動作タイミング図である。 ＭＥ：主装置、ＫＴ１〜ＫＴｎ：電話機、ＢＵＳ ：時
分割多重伝送路、Ｒ線：主装置から電話機へ信号伝送を
行う線路（第１の線路）、Ｔ線：電話機から主装置へ信
号伝送を行う線路（第２の線路）、ＭＴＲＣ：主装置の
伝送制御回路、５ＴＲＣ：電話ｊｌｋ （７）伝送！ｔ
ｉ制御回路、ＰＬＬ 、 ＳＲＣ：端末クロック発生用
タイミング回路、ＳＤＣ、ＳＤ ：第１の受信手段、Ｓ
Ｍ 、 ＳＣＤ ：第１の送信手段、ＭＤ７ＭＤＣ：第
２の受信手段。、 特許出願人 日本電信電話公社 代 理 人 草 野 卓
Claims (1)
- （１）１台の主装置と複数の電話機を１組の時分割多重
伝送路に接続して々る通信システムに２いて、 前記伝送路は、前記主装置の送出する信号を各々の前記
電話機へ向けて伝送する第１の線路と、各々の前記電話
機の送出する信号をＡｆ］記主装置６に向けて伝送する
第２の線路とから梠成され、 各々の前記電話様は前記第１の線路より受信しまた信号
からクロック成分を抽出し、その抽出したクロックに同
期した端末クロックを発４１ミするタイミング回路と、
その端末クロックに従ってイ占号の受信処理を行う第１
の受信手段と、前記端末クロックに従って前記第２の線
路に対して信号送信を行う第１の送信手段とを有し、前
記送イ治情号は線路の空き状態と区別可能な同期ビット
を先頭に有し、 前記主装置は前記送信信号をその伝送速度よシ高速のク
ロックでサンプリングし、調歩同期形式で受信する第２
の受信手段を有することを特徴とする通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168890A JPS6059894A (ja) | 1983-09-12 | 1983-09-12 | 通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168890A JPS6059894A (ja) | 1983-09-12 | 1983-09-12 | 通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059894A true JPS6059894A (ja) | 1985-04-06 |
| JPH0229257B2 JPH0229257B2 (ja) | 1990-06-28 |
Family
ID=15876461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168890A Granted JPS6059894A (ja) | 1983-09-12 | 1983-09-12 | 通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059894A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004110005A1 (ja) * | 2003-06-02 | 2004-12-16 | Matsushita Electric Industrial Co., Ltd. | データ伝送装置及びデータ伝送方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49121463A (ja) * | 1973-03-20 | 1974-11-20 | ||
| JPS52130225A (en) * | 1976-04-26 | 1977-11-01 | Sony Corp | Signal transmission unit |
-
1983
- 1983-09-12 JP JP58168890A patent/JPS6059894A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49121463A (ja) * | 1973-03-20 | 1974-11-20 | ||
| JPS52130225A (en) * | 1976-04-26 | 1977-11-01 | Sony Corp | Signal transmission unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004110005A1 (ja) * | 2003-06-02 | 2004-12-16 | Matsushita Electric Industrial Co., Ltd. | データ伝送装置及びデータ伝送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0229257B2 (ja) | 1990-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272358B1 (en) | Vocoder by-pass for digital mobile-to-mobile calls | |
| JP2564375B2 (ja) | 分岐挿入型多重変換装置 | |
| JPS58108841A (ja) | ドロツプ・アンド・インサ−ト多重デイジタル通信システム | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JPH10145458A (ja) | パケット通信用ｔ１ネットワークのループバック装置 | |
| JPS6059894A (ja) | 通信システム | |
| JPH07221746A (ja) | 同期回路 | |
| JP3507708B2 (ja) | Ａｔｍボタン電話機の音声制御方式 | |
| Paratz et al. | Speech transmission using an adaptive burst mode technique | |
| KR890001847Y1 (ko) | 데이터콜렉터 회로 | |
| JP4571560B2 (ja) | 時分割多重通信用デジタルｐｂ受信器 | |
| JP2718673B2 (ja) | ２線式回線を用いた双方向伝送方法及びその装置 | |
| KR100242304B1 (ko) | 종합정보통신망의 데이타 전송장치 및 방법 | |
| JPS61206339A (ja) | インタフエ−ス速度変換方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JPS609248A (ja) | デ−タ交換システム | |
| JPS59228445A (ja) | デ−タ伝送方式 | |
| JPH04185135A (ja) | デジタル通信網のストップビット調整装置 | |
| SU653757A1 (ru) | Многоканальное устройство дл передачи и приема дискретной информации | |
| JP3202379B2 (ja) | パケットフレーム伝送方式 | |
| JPS6012837A (ja) | デ−タ伝送方式 | |
| JPH0451103B2 (ja) | ||
| JPS62179249A (ja) | デ−タ伝送装置 | |
| JPH03283730A (ja) | Ａｄｐｃｍチャネルタンデム接続方式 | |
| JP2001053826A (ja) | デジタルデータ転送システム |