JPH0229257B2 - - Google Patents

Info

Publication number
JPH0229257B2
JPH0229257B2 JP58168890A JP16889083A JPH0229257B2 JP H0229257 B2 JPH0229257 B2 JP H0229257B2 JP 58168890 A JP58168890 A JP 58168890A JP 16889083 A JP16889083 A JP 16889083A JP H0229257 B2 JPH0229257 B2 JP H0229257B2
Authority
JP
Japan
Prior art keywords
signal
line
transmission
circuit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58168890A
Other languages
English (en)
Other versions
JPS6059894A (ja
Inventor
Teruyuki Kubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58168890A priority Critical patent/JPS6059894A/ja
Publication of JPS6059894A publication Critical patent/JPS6059894A/ja
Publication of JPH0229257B2 publication Critical patent/JPH0229257B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20Repeater circuits; Relay circuits
    • H04L25/24Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242Relay circuits using discharge tubes or semiconductor devices with retiming
    • H04L25/245Relay circuits using discharge tubes or semiconductor devices with retiming for start-stop signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Description

【発明の詳細な説明】 この発明は1台の主装置と複数の電話機を1組
の時分割多重伝送路に接続し、これらの相互間で
信頼性の高い信号伝送を提供する通信システムに
関するものである。
<背景> 近年ボタン電話装置等の主装置、電話機間の配
線の少対化を図る目的で両者間を1対の通話線と
1対の制御線の合計2対の線路でスター配線した
電子式ボタン電話装置が盛んに開発されている。
しかし、この種の装置では電話機数に比例した量
の配線ケーブルを主装置から引き出す必要があ
り、末だに工事上および美観上の問題を残してい
た。
これに対しPCMコーデツク、デイジタルLSI
技術の進展を背景に音声情報をデイジタル化し、
複数の音声情報と制御信号を1組の線路で時分割
多重伝送することにより上記の問題を解決するこ
とが可能となつてきた。前記方式を実現するため
の主装置、電話機相互間の伝送系構成法としてル
ープ形式とバス形式が考えられるが、伝送路に対
する電話機の取付け、取りはずしの容易性、およ
びその時の他の通信への妨害の防止性からは、1
組の線路に対し電話機を物理的にマルチ接続する
パツシブ・バス構成が最も有利な方式である。
パツシブ・バス構成を採用した従来の装置では
主装置および電話機はそれぞれが内蔵した相互に
独立したクロツク源に従つて信号の送出を行い、
伝送路上の信号転送速度より高速のクロツクによ
り、その信号をサンプリングするいわゆる調歩同
期形式で信号の授受を行つていた。このため、伝
送路上の無信号期間にパルス性雑音が生起する
と、それが擬似信号と見なされ、信号送受信のタ
イミングが乱され、信頼性の高い信号伝送を提供
することが困難であつた。
<発明の目的> この発明は上記の欠点を解決するために、電話
機が主装置よりの送出信号からクロツク成分を抽
出し、同期式で動作することにより信頼性の高い
信号伝送を実現するようにしたもので、以下図面
に従い詳細に説明する。
<実施例> 第1図はこの発明の一実施例の構成を示す図で
あつて、主装置MEと複数の電話機KT1〜KTo
時分割多重伝送路BUSにより結合され、相互に
通信を行う。伝送路BUSはT線(第2の線路)
およびR線(第1の線路)の2組の線路からな
り、それぞれは2線の平衡形伝送路を構成する。
T線には主装置MEの受信回路RCV、各電話機
KT1〜KToの送信回路DRVが接続され、T線の
終端点は線路の特性インピーダンスZTにて終端
される。各電話機KT1〜KToはT線に時分割形
式でPCM音声等の情報信号および呼制御用の制
御信号を送出し、主装置MEがそれを受信する。
一方R線には主装置MEの送信回路DRV、各電
話機KT1〜KToの受信回路RCVが接続され、R
線の終端点は線路の特性インピーダンスZRにて
終端される。主装置MEは各電話機宛の情報信号
および制御信号を時分割形式でR線に送出し、各
電話機KT1〜KToがそれを受信する。
主装置ME内の伝送制御回路MTRCは通話路装
置SPCから供給される多重情報信号MBR(14個の
情報信号BR1〜BR14が多重化された信号)
と制御回路MCから供給される制御信号DRを所
定の伝送フレームに組立てて送信回路DRVに供
給する。またこの伝送制御回路MTRCは受信回
路RCVから供給される受信信号を多重情報信号
MBTと制御信号DTに分解して通話路装置SPC
および制御回路MCに供給する。一方各電話機内
の伝送制御回路STRCは電話機の受信回路RCV
から供給される受信信号から自電話機で受信すべ
き特定の情報信号、たとえばBR1、および制御
信号DRを分離し、前者を通話回路SCに、後者を
制御回路KTCに供給し、また通話回路SCから供
給される送話情報信号BT1および制御回路KTC
から供給される制御信号DTを所定のタイミング
で送信回路DRVを介しT線に送出する。
第2図は伝送路BUS上を伝送される信号のフ
レーム構成の一実施例である。主装置MEがR線
に送出する信号は第2図aのとおりであり、フレ
ーム同期信号F、情報信号用チヤネル(BRチヤ
ネル)BR1〜BR14、制御信号用チヤネル
(DRチヤネル)DRで1フレームを構成する。
F,BR1〜BR14,DRの各チヤネルはそれぞ
れ10ビツトで構成され、第3図に示すように1ビ
ツトの同期ビツトSYNC、8ビツトの情報ビツト
I(I0〜I7)、1ビツトのパリテイビツトPより構
成する。第2図aに示すように各チヤネル間には
6ビツトのアイドルビツトIB(IB0〜IB5)を設
け、総計256ビツトで1フレームを構成する。フ
レーム周期は125μsで、伝送ビツトレートは
2048kbpsである。R線上を伝送されるフレーム
の同期情報はFチヤネルの第1ビツトにバイオレ
ーシヨンをかけることにより行う。伝送符号とし
て複流式のAMI(Alternate Mark Inversion)
符号を用いる場合を例にとつて第4図により説明
する。AMI符号は論理“0”で線間電圧を0Vと
し、論理“1”に対して正、負の電圧を交互にと
る符号形式である。バイオレーシヨンは特定の論
理“1”信号に対して電圧極性の反転を行なわな
いことにより実現される。したがつてR線から信
号を受信する各電話機は正規の符号則に従わない
バイオレーシヨンビツト(ここではFチヤネルの
第1ビツト)を検出することによりフレーム位相
を識別することができる。
主装置MEからR線に送出された信号は、電話
機までの線路長に応じた伝搬遅延をもつて各電話
機に到達する。第2図c,eにそれぞれ主装置
MEに最も近い電話機(最近電話機)KT1、主装
置MEから最も離れた電話機(最遠電話機)KTo
における受信タイミングを示す。ここで最近電話
機KT1がBR1チヤネルと同一タイミングで情報
信号BT1を、DRチヤネルと同一タイミングで
制御信号DTを送出し(第2図d)、最遠電話機
KToがBR14チヤネルと同一タイミングで情報信
号BT14を送出する(第2図f)ものとする。
これらのT線に送出された信号は、各電話機から
主装置MEまでの線路長に応じた伝搬遅延をもつ
て主装置MEに到達する。この結果主装置MEに
おける受信信号は第2図bのごとくなり、BR1
〜BR14およびDRチヤネルの送出開始タイミン
グと、BT1〜BT14およびDTチヤネルの受信開
始タイミングの時間差τ1〜τ15はチヤネル毎に不
均一となる。時間差τ1〜τ15の最大値τnaxは最遠
電話機KToまでの線路を信号が往復するときに
要する時間に等しく、R線のアイドルビツトIB
の時間長TiがTi>τnaxの関係を満たす限り、T
線に各電話機から送出される信号は伝送路上で衝
突せず正常な信号伝送が行われる。
各電話機がT線上に送出する信号(チヤネル)
BT1,…,BT14,DTは第3図と同様に10ビ
ツトで構成され、同期ビツトSYNCは常に論理
“1”とする。また、パリテイビツトPはそのチ
ヤネルの10ビツト内の論理“1”の数が偶数とな
るように設定する。T線の線間電圧は電話機から
の送出信号の存在しない期間には0電位差となつ
ており、主装置MEでは各チヤネルの先頭に設け
た同期ビツトSYNCにより発生する線間電圧を検
出することにより、各チヤネルの開始タイミング
を識別することができる。また、パリテイビツト
Pにより情報ビツトI0〜I7に対し奇数パリテイに
よる誤り検出が可能となるとともに、伝送符号上
は複流式により正、負両極性のパルスの数を等し
くして線路の直流平衡をとることが可能となる。
第5図は主装置ME内の伝送制御回路MTRCの
構成の一実施例であつて、伝送制御回路MTRC
に入力される多重情報信号MBRと一次的に蓄積
するバツフア回路MBR、制御信号DR入力を1
次的に蓄積するバツフア回路MRD、多重情報信
号MBT出力を1次的に蓄積するバツフア回路
MTB、制御信号DT出力を1次的に蓄積するバ
ツフア回路MTDはそれぞれ伝送路BUSに対する
信号送受信タイミングと外部回路(通話路装置
SPCおよび制御回路MC)に対する入出力タイミ
ングの差を吸収する。バツフア回路MRB,
MRD、フレーム同期信号Fを保持するレジスタ
MRFはフレーム組立回路MMに接続され、フレ
ーム組立回路MMは多重情報信号MBRと制御信
号DRを第2図aに示した伝送フレームの信号配
列に組立てる。フレーム組立回路MMからの論理
レベルの信号は第4図に示す伝送符号(AMI符
号)に符号化器MCDで変換され、送信回路DRV
に与えられる。受信回路RCVからの伝送符号は
ゲート回路Gを通じて復号化器MDCに入力され
て論理信号に変換される。ゲート回路Gの出力側
に接続された同期ビツト検出回路SYDは受信チ
ヤネルの先頭に存在する同期ビツトSYNCを検出
する。送信信号の組立ておよび符号化に必要なタ
イミングを作成する送信タイミング発生回路
MTCからビツトクロツク、フレームクロツク、
チヤネルクロツクをフレーム組立回路MMに供給
され、フレームクロツク、チヤネルクロツクはフ
レーム分解回路MDにも供給される。同期ビツト
検出回路SYDの出力はサンプリングクロツク発
生回路MRCに供給され、これより受信信号の同
期ビツトに続く情報ビツトI0〜I7およびパリテイ
ビツトを調歩同期形式で受信するために必要なサ
ンプリング・クロツクを発生し、このサンプリン
グ・クロツクは復号化器MDC、フレーム分解回
路MDへ供給される。同期ビツト検出回路SYDの
出力は同期ビツトの検出を一定期間に制限するた
めのウインドウ制御回路WCTにも供給され、こ
のウインド制御回路WCTにはチヤネルクロツク
がタイミング発生回路MTCから与えられ、出力
はゲート回路Gを制御する。
まず、信号送出系の動作を第5図および第6図
のタイミング図により説明する。送信タイミング
発生回路MTCは伝送ビツトクロツク2048kHz、
チヤネルクロツク128kHz、フレームクロツク8k
Hzのクロツクを発生する。フレーム組立回路MM
はフレームクロツクの立上りでレジスタMRFか
らとり出したフレーム同期信号Fの送出を開始
し、ビツトクロツクに従つて10ビツト分の送出を
完了した後に、6ビツトのアイドルビツトIBを
付加して送出する。アイドルビツトIBとしては
伝送符号からクロツク情報を抽出しやすくする観
点から全ビツト論理“1”とする。この後、チヤ
ネルクロツクの立上り毎に順次バツフア回路
MRBから情報信号BR1,…,BR14を、バツ
フア回路MRDから制御信号DRをとり出し、上
記と同様に各々にアイドルビツトIBを付加し、
符号化器MCDに出力する。符号化器MCDでは第
4図に示したごとく、AMI符号への変換を行い、
フレームクロツクの立上りでバイオレーシヨンを
かける。
次に、信号受信系の動作を第5図および第7図
のタイミング図により説明する。ウインドウ制御
回路WCTはチヤネルクロツクの立上りで計数動
作を開始し、同期ビツト検出回路SYDの出力の
立上りで計数動作を停止し、前述の伝搬遅延時間
の最大値τnaxでオーバフローを生ずるカウンタで
ある。電話機の送出した信号の同期ビツトSYNC
はチヤネルクロツクの立上りからτnaxの時間内に
受信されるはずであることから、これ以降の時間
においてはウインドウ制御回路WCTのオーバフ
ロー出力により入力ゲート回路Gを閉じ、受信系
への入力を禁止する。これにより回線雑音等によ
る誤受信を防止できる。同期ビツト検出回路
SYDはチヤネルクロツクの立上りで初期設定さ
れ、入力ゲート回路Gが開いている間に同期ビツ
トSYNCを検出することにより出力を“1”とす
る。受信タイミング発生回路MRCはビツトクロ
ツク2048kHzより高速のクロツク、たとえば8M
Hzで受信信号ビツトの中央位置を判別し、サンプ
リングクロツクを発生し、復号化回路MDCおよ
びフレーム分解回路MDに供給する。フレーム分
解回路MDは復号化器MDCで論理信号に復号化
された受信信号を受け、フレームクロツクおよび
チヤネルクロツクをもとに受信信号が情報信号
BT1〜BT14あるいは制御信号DTのいずれに
相当するかを判別し、これらを該当するバツフア
回路MTBあるいはMTDに出力する。
第8図は電話機内の伝送制御回路STRCの構成
の一実施例であつて、バツフア回路SRBは受話
情報信号BRi(以下BR1〜BR14の内の任意の
1情報信号をBRiと記す)を、バツフア回路SRD
は受信制御信号DRを、バツフア回路SRFは受信
フレーム同期信号Fを、バツフア回路STBは送
話情報信号BTj(以下BT1〜BT14の内の任意
の1情報信号をBTjと記す)を、バツフア回路
STDは送出制御信号DTをそれぞれ1次的に蓄積
する。これらのバツフア回路は伝送路BUSに対
する信号送受信タイミングと外部回路(通話回路
SCおよび制御回路KTC)に対する入出力タイミ
ングとの差を吸収する。受信回路RCVに接続さ
れた復号器SDCはAMI伝送信号を論理信号に変
換し、符号器SCDは逆の変換を行つて出力を送
信回路DRVへ供給する。受信回路RCVにはバイ
オレーシヨン検出回路VD、受信信号からクロツ
ク成分を抽出し受信信号に位相同期したビツトク
ロツクを作成する位相同期回路PLLも接続され
ている。バイオレーシヨン検出回路VD及び位相
同期回路PLLは受信タイミング発生回路SRCに
も接続され、これよりチヤネルクロツクとフレー
ムクロツクが作成される。チヤネルカウンタ
CHCはこれらクロツクが入力され、その時点で
受信中のチヤネル番号を計数・保持する。受信す
べき情報信号チヤネル番号iは、レジスタRCR
に保持され、チヤネルカウンタCHC出力とレジ
スタRCRの値の一致が回路RIDで判定される。
レジスタTCRに送信すべき情報信号チヤネル番
号jが保持され、チヤネルカウンタCHCの出力
とレジスタTCRの値の一致が回路TIDで判定さ
れる。フレーム分解回路SDは各種クロツク及び
回路RIDの出力が入力されて受信信号を分解し、
所定の情報信号BRiと制御信号DRを抽出してバ
ツフア回路SRB,SRD,SRFへ出力する。フレ
ーム組立回路SMは各クロツク及び回路TIDの一
致出力が入力され、情報信号BTjと制御信号DT
を所定のタイミングで符号器SCDに出力する。
信号送受信の動作を第8図及び第9図のタイミ
ング図により説明する。バイオレーシヨン検出回
路VDは受信信号中のフレーム同期信号の先頭に
あるバイオレーシヨンビツトを検出し、その時点
でパルス信号を出力する。受信タイミング発生回
路SRCは上記パルス信号によりフレームの開始
時点を識別し、位相同期回路PLLより供給され
るビツトクロツクをもとに、受信信号のフレーム
位相およびチヤネル位相に一致したフレームクロ
ツクおよびチヤネルクロツクを作成する。復号器
SDCはバイオレーシヨン検出回路VDによりバイ
オレーシヨンタイミングを通知され、バイオレー
シヨンの復号化を含めてAMI符号を論理信号に
変換する。チヤネルカウンタCHCはフレームク
ロツクの立上りで初期化され、チヤネルクロツク
の立上り毎に歩進する。チヤネルカウンタCHC
の値がレジスタRCRの値iと一致すると、一致
判定回路RIDはその間出力を“1”とし、フレー
ム分解回路SDはそのときの受信情報信号BRiを
抽出し、バツフア回路SRBに出力する。さらに
フレーム分解回路SDはフレームクロツクとチヤ
ネルクロツクをもとにフレームの先頭チヤネルお
よび最終チヤネルを判別し、フレーム同期信号F
および受信制御信号DRを抽出してバツフア回路
SRFおよびSRDに出力する。
一方チヤネルカウンタCHCの値がレジスタ
TCRの値jと一致すると、一致判定回路TIDは
その間出力を“1”とし、フレーム組立回路SM
はそのタイミングでバツフア回路STBにある情
報信号BTjをビツトクロツクに従つて符号器SCD
に出力する。さらにフレーム組立回路SMはフレ
ームクロツクとチヤネルクロツクをもとにフレー
ムの最終チヤネルを判別し、バツフア回路STD
にある制御信号DTを所定のタイミングでビツト
クロツクに従つて符号器SCDに出力する。
<効果> 以上説明したように、各電話機は主装置から複
数の電話機の各受信用に割付けられる複数のチヤ
ネルを、主装置と電話機間の最大伝送遅延時間以
上の時間継続するアイドルビツト区間で区切つて
配列した構成の信号がR線を介して送られてくる
伝送信号よりクロツク成分を抽出し、このクロツ
クに従つて受信すべきチヤネルと同一タイミング
により同期式で信号の送受信を行うことによつ
て、各電話機から送出される信号は伝送路上で衝
突することはない。よつて信号送受信の信頼性を
高めることができ、効率のよい信号伝送を実現す
ることができる。一方、主装置では電話機からT
線を介して送られてくる信号の受信開始タイミン
グを一定期間に限定する場合は回線雑音に対する
信頼度が向上する。
さらに、電話機の信号受信部(第8図のフレー
ム分解回路SD)の機能を拡張することによつて、
この実施例ではアイドルビツトとして無効情報を
のせているR線上のタイミングに主装置から電話
機へ通知すべき有効情報をのせ、電話機でそれを
とり出すことができ、伝送路の使用効率を向上さ
せることも可能である。
このように、この発明は時分割多重伝送路を使
用した通信システムにおいて信頼性が高く効率の
良い信号伝送を実現するのに非常に大きな効果を
発揮しその意義は大である。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロツク
図、第2図は伝送路BUS上の信号フレーム構成
を示す図、第3図は信号チヤネルの構成を示す
図、第4図は論理信号と伝送符号の変換則を示す
図、第5図は第1図の伝送制御回路MTRCの構
成例を示すブロツク図、第6図は第5図の信号送
信系の動作タイミング図、第7図は第5図の信号
受信系の動作タイミング図、第8図は第1図の伝
送制御回路STRCの構成例を示すブロツク図、第
9図は第8図の各部の動作タイミング図である。 ME:主装置、KT1〜KTo:電話機、BUS:時
分割多重伝送路、R線:主装置から電話機へ信号
伝送を行う線路(第1の線路)、T線:電話機か
ら主装置へ信号伝送を行う線路(第2の線路)、
MTRC:主装置の伝送制御回路、STRC:電話
機の伝送制御回路、PLL,SRC:端末クロツク
発生用タイミング回路、SDC,SD:第1の受信
手段、SM,SCD:第1の送信手段、MD,
MDC:第2の受信手段。

Claims (1)

  1. 【特許請求の範囲】 1 1台の主装置と複数の電話機を1組の時分割
    多重伝送路に接続してなる通信システムにおい
    て、 前記伝送路は、前記主装置の送出する信号を
    各々の前記電話機へ向けて伝送する第1の線路
    と、各々の前記電話機の送出する信号を前記主装
    置に向けて伝送する第2の線路とから構成され、 前記主装置は、各々前記電話機の受信用に割付
    けられる複数チヤネルを、主装置と前記電話機間
    の最大伝送遅延時間以上の時間継続するアイドル
    ビツト区間で区切つて配列した構成の信号を前記
    第1の線路へ送出する第1の送信手段と、各々の
    前記電話機の送信信号をその伝送速度より高速の
    クロツクでサンプリングし、調歩同時形式で受信
    する第1の受信手段とを有し、 各々の前記電話機は前記第1の線路より受信し
    た信号からクロツク成分を抽出し、その抽出した
    クロツクに同期した端末クロツクを発生するタイ
    ミング回路と、その端末クロツクに従つて信号の
    受信処理を行う第2の受信手段と、前記端末クロ
    ツクに従つて受信すべき前記チヤネルと同一のタ
    イミングで前記第2の線路に対して信号送信を行
    う第2の送信手段とを有し、 前記送信信号は線路の空き状態と区別可能な同
    期ビツトを先頭に有することを特徴とする通信シ
    ステム。
JP58168890A 1983-09-12 1983-09-12 通信システム Granted JPS6059894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58168890A JPS6059894A (ja) 1983-09-12 1983-09-12 通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58168890A JPS6059894A (ja) 1983-09-12 1983-09-12 通信システム

Publications (2)

Publication Number Publication Date
JPS6059894A JPS6059894A (ja) 1985-04-06
JPH0229257B2 true JPH0229257B2 (ja) 1990-06-28

Family

ID=15876461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58168890A Granted JPS6059894A (ja) 1983-09-12 1983-09-12 通信システム

Country Status (1)

Country Link
JP (1) JPS6059894A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060034204A (ko) * 2003-06-02 2006-04-21 마쯔시다덴기산교 가부시키가이샤 데이터 전송 장치 및 데이터 전송 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49121463A (ja) * 1973-03-20 1974-11-20
JPS52130225A (en) * 1976-04-26 1977-11-01 Sony Corp Signal transmission unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49121463A (ja) * 1973-03-20 1974-11-20
JPS52130225A (en) * 1976-04-26 1977-11-01 Sony Corp Signal transmission unit

Also Published As

Publication number Publication date
JPS6059894A (ja) 1985-04-06

Similar Documents

Publication Publication Date Title
US6272358B1 (en) Vocoder by-pass for digital mobile-to-mobile calls
US4027243A (en) Message generator for a controlled radio transmitter and receiver
US4001693A (en) Apparatus for establishing communication between a first radio transmitter and receiver and a second radio transmitter and receiver
EP0135342B1 (en) Exchange system
NO167349B (no) Kommunikasjons-system.
US5206859A (en) Isdn multimedia communications system
US4631721A (en) Bidirectional communication system of a two-wire bus comprising an active terminator
US4049908A (en) Method and apparatus for digital data transmission
WO1997028625A1 (en) Virtual time loop
JPH0229257B2 (ja)
US6650696B1 (en) System and method for communicating data among a plurality of digital signal processors
JP2010124456A (ja) 通信システム、通信装置、および端末収容装置
JPS6059841A (ja) 通信速度可変端末
JP2718673B2 (ja) 2線式回線を用いた双方向伝送方法及びその装置
JP3507708B2 (ja) Atmボタン電話機の音声制御方式
JP2003188988A (ja) VoIPにおける音声チャネル多重化伝送システム
JPS59228445A (ja) デ−タ伝送方式
JPH11122253A (ja) マルチドロップシステム及びそのシステム同期方法
JP3305271B2 (ja) 通信装置
JPS6010843A (ja) 通信速度可変回線終端装置
US7085265B2 (en) Mapping between TDM channels and packets
JP2894560B2 (ja) 宅内回線終端装置
JPS63219295A (ja) デイジタルバス伝送における交換方式
KR890001847Y1 (ko) 데이터콜렉터 회로
JPS648941B2 (ja)