JPS6012837A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS6012837A JPS6012837A JP58121186A JP12118683A JPS6012837A JP S6012837 A JPS6012837 A JP S6012837A JP 58121186 A JP58121186 A JP 58121186A JP 12118683 A JP12118683 A JP 12118683A JP S6012837 A JPS6012837 A JP S6012837A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- line
- signal
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、データ伝送方式に関し、特にデータ交換網と
ＣＣＩＴＴのＸ、２１接続手順を有する同期式端末間の
データ伝送方式に関するものである。
ＣＣＩＴＴのＸ、２１接続手順を有する同期式端末間の
データ伝送方式に関するものである。
公衆データ交換網と同期式データ端末（速度４８０００
ｂｉｔ／ｓのディジタル伝送）間のインタフェースの
１つとして、ＣＣＩＴＴ（国際電信電話諮問委員会）に
よって、Ｘ、２１で勧告されているインタフェースがあ
る。
ｂｉｔ／ｓのディジタル伝送）間のインタフェースの
１つとして、ＣＣＩＴＴ（国際電信電話諮問委員会）に
よって、Ｘ、２１で勧告されているインタフェースがあ
る。
第１図は、ＣＣＩＴＴ勧告Ｘ、２１によるデータ端末と
データ交換網間のインタフェースを示す図である。
データ交換網間のインタフェースを示す図である。
第１図に示すよう忙、このインタフェースでは、データ
端末（ＤＴＥ）ｌとデータ交換網の回線終端装置（ＤＣ
Ｅ）２間に、Ｔ、 Ｒ，Ｃ，Ｉ、Ｓで示す５対の信号線
が必要である。φは、データ端末１から終端装置２への
送信データ線、Ｒは終端装置２からデータ端末１への受
信データ線、Ｃはデータ端末ｌから終端装置２へのコン
トロール線、■は終端装置２からデータ端末１へのイン
デイケーション線、Ｓは終端装置２からデータ端末１へ
の信号エレメント・タイミング線である。
端末（ＤＴＥ）ｌとデータ交換網の回線終端装置（ＤＣ
Ｅ）２間に、Ｔ、 Ｒ，Ｃ，Ｉ、Ｓで示す５対の信号線
が必要である。φは、データ端末１から終端装置２への
送信データ線、Ｒは終端装置２からデータ端末１への受
信データ線、Ｃはデータ端末ｌから終端装置２へのコン
トロール線、■は終端装置２からデータ端末１へのイン
デイケーション線、Ｓは終端装置２からデータ端末１へ
の信号エレメント・タイミング線である。
このように、第１しＩに示１従来のインクフェースでは
、端末を接続するデータ通付システムを借集する場合、
端末間の線数が多いため、工事ケーブル数が増大し、コ
スト高になるという欠点がある。
、端末を接続するデータ通付システムを借集する場合、
端末間の線数が多いため、工事ケーブル数が増大し、コ
スト高になるという欠点がある。
本発明の目的は、このような従来の欠点を改善し、端末
と交換網間の信号線数を削減して、大幅なコスト低下を
実現できるデータ伝送方式を提供することにある。
と交換網間の信号線数を削減して、大幅なコスト低下を
実現できるデータ伝送方式を提供することにある。
〔発明の概要〕
本発明のデータ伝送方式は、データ交換網とデータ端末
間を複数信号対で接続するデータ交換システムにおいて
、上記データ交換網側とデータ端末側のそれぞれに、複
数信号対をマルチグレクスおよびデマルチプレクスする
手段と、該マルチプレクスおよびデマルチプレクスされ
た信号から同期信号を抽出および付加する手段と、マル
チプレクスされた信号を回線に送受信するだめの符号化
、復号化手段とを有するインタフェース装置を設け、該
インクフェース装置を介して統合された信号対で接続す
ることに特徴がある。
間を複数信号対で接続するデータ交換システムにおいて
、上記データ交換網側とデータ端末側のそれぞれに、複
数信号対をマルチグレクスおよびデマルチプレクスする
手段と、該マルチプレクスおよびデマルチプレクスされ
た信号から同期信号を抽出および付加する手段と、マル
チプレクスされた信号を回線に送受信するだめの符号化
、復号化手段とを有するインタフェース装置を設け、該
インクフェース装置を介して統合された信号対で接続す
ることに特徴がある。
以下、本発明の実施例を、図面により説明する。
第２図は、本発明の一実施例を示す端末・交換網間のイ
ンタフェース接続図である。
ンタフェース接続図である。
第２図においては、Ｘ、２１インタフエースを有する端
末（ＤＴＥ）ｌからの送信データ線Ｔ１コントロール線
Ｃは、インタフェース装ｆ（ＣＯＮＶ（１））３におい
てＴ′線に統合され、網の回線終端装置（ＤＣＥ）２内
のインタフェース装置（ＣＯＮＶ（２） ） ４におい
て再びＸ、２１インタフエースのＴ線、Ｃ線の各情報に
分離される。一方、端末１への受信データ線Ｒ１インデ
イケーション線工、信号エレメント・クロック線Ｓは、
回線終端装置２内のインタフェース回路（ＣＯＮＶ（２
））４においてＲ′線に統合され、インタフェース装［
（ＣＯＮＶ（１１）３において再び分離され、端末１に
送られる。したがって、インタフェース回路３と回線終
端装置２間は僅か２対の信号線Ｔ′、Ｒ′を接続するだ
げでよく、インタフェース回路３と端末１を近接して設
置すれば、５対の信号線Ｔ、Ｒ，Ｃ，Ｉ、Ｓを接続する
区間は短かくてすむ。
末（ＤＴＥ）ｌからの送信データ線Ｔ１コントロール線
Ｃは、インタフェース装ｆ（ＣＯＮＶ（１））３におい
てＴ′線に統合され、網の回線終端装置（ＤＣＥ）２内
のインタフェース装置（ＣＯＮＶ（２） ） ４におい
て再びＸ、２１インタフエースのＴ線、Ｃ線の各情報に
分離される。一方、端末１への受信データ線Ｒ１インデ
イケーション線工、信号エレメント・クロック線Ｓは、
回線終端装置２内のインタフェース回路（ＣＯＮＶ（２
））４においてＲ′線に統合され、インタフェース装［
（ＣＯＮＶ（１１）３において再び分離され、端末１に
送られる。したがって、インタフェース回路３と回線終
端装置２間は僅か２対の信号線Ｔ′、Ｒ′を接続するだ
げでよく、インタフェース回路３と端末１を近接して設
置すれば、５対の信号線Ｔ、Ｒ，Ｃ，Ｉ、Ｓを接続する
区間は短かくてすむ。
第３図は、第２図におけるインタフェース装置の構成図
であり、第４図は、第３図における動作シーケンス・チ
ャートである。
であり、第４図は、第３図における動作シーケンス・チ
ャートである。
第３図において、３１．４４は送信バッファ、３９．４
９は受信バッファ、３２．４８は並直列変換回路、３７
．４３は直並列変換回路、３０゜３３．３６，４２．４
’γはカウンタ、３８，４５はレジスタ、４０はクロッ
ク回路、３４，４６゜３５．４１はマンチェスタ符号化
回路および復号回路である。
９は受信バッファ、３２．４８は並直列変換回路、３７
．４３は直並列変換回路、３０゜３３．３６，４２．４
’γはカウンタ、３８，４５はレジスタ、４０はクロッ
ク回路、３４，４６゜３５．４１はマンチェスタ符号化
回路および復号回路である。
先ず、端末１側から網側へ、つまりインタフェース装置
（ＣＯＮＶ（１））３からインタフェース装置（ＣＯＮ
Ｖ（２））４への転送動作について説明する。
（ＣＯＮＶ（１））３からインタフェース装置（ＣＯＮ
Ｖ（２））４への転送動作について説明する。
端末１からＮ ＲＺ （Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ
Ｚｅｒｏ ）符号で送られてきた送信データは、インタ
フェース装置３の送信バッファ３１に、端末工の転送速
度Ｖで書込まれる。次に、送信バッファ３１１Ｃ書込ま
れたデータは、並直列変換回路３２が空になると、読出
されて並直列変換回路３２ｉＣ転送される（第４図にお
けるＴの１参照）。一方、マンチェスタ符号化回路３４
から符号化クロック（ＥＳＣ）が出力されており、この
速度はＴ線の転送速度に等しく、データ端末工のデータ
線Ｔの転送速度Ｖに対して、制御信号線Ｃの多重化で２
倍、さらに同期信号等の付与で５／４倍を要するため、
転送速度は２．５ｖである。
Ｚｅｒｏ ）符号で送られてきた送信データは、インタ
フェース装置３の送信バッファ３１に、端末工の転送速
度Ｖで書込まれる。次に、送信バッファ３１１Ｃ書込ま
れたデータは、並直列変換回路３２が空になると、読出
されて並直列変換回路３２ｉＣ転送される（第４図にお
けるＴの１参照）。一方、マンチェスタ符号化回路３４
から符号化クロック（ＥＳＣ）が出力されており、この
速度はＴ線の転送速度に等しく、データ端末工のデータ
線Ｔの転送速度Ｖに対して、制御信号線Ｃの多重化で２
倍、さらに同期信号等の付与で５／４倍を要するため、
転送速度は２．５ｖである。
なお、この２５Ｖのクロック信号は、インタフエース装
置会のクロック回路４０が網よりの信号エレメント・ク
ロックＳ線（速度ｖ）！ＩＣ同期して１０Ｖのクロック
を作成し、インタフェース装置養のマンチェスタ符号化
回路４６のクロック入力端子（ＳＣＩ）に入力すること
により作成される。
置会のクロック回路４０が網よりの信号エレメント・ク
ロックＳ線（速度ｖ）！ＩＣ同期して１０Ｖのクロック
を作成し、インタフェース装置養のマンチェスタ符号化
回路４６のクロック入力端子（ＳＣＩ）に入力すること
により作成される。
すなわち、マンチェスタ符号化回路４６は、入力された
クロックにより１／２の速度のマンチェスタ符号の信号
を受信信号ｉ Ｒ’＆Ｃ送出し、インタフェース装置３
５のマンチェスタ復号回路３５の入力端子（ＩＮ’）に
送る。クロックは、ここで信号より抽出され、復号回路
３５の復号化クロック出力（ＤＳＣ）に速度５ｖで出力
される。そして、このクロックを、マンチェスタ符号化
回路３４のクロック入力端子（ＳＣＩ）に、速度５ｖの
まま入カスる。これにより、マンチェスタ符号化回路３
４では、これを１４に分周し、２．５Ｖの速度のクロッ
クを符号化クロック出力端子（Ｅｔｃ）より出力する。
クロックにより１／２の速度のマンチェスタ符号の信号
を受信信号ｉ Ｒ’＆Ｃ送出し、インタフェース装置３
５のマンチェスタ復号回路３５の入力端子（ＩＮ’）に
送る。クロックは、ここで信号より抽出され、復号回路
３５の復号化クロック出力（ＤＳＣ）に速度５ｖで出力
される。そして、このクロックを、マンチェスタ符号化
回路３４のクロック入力端子（ＳＣＩ）に、速度５ｖの
まま入カスる。これにより、マンチェスタ符号化回路３
４では、これを１４に分周し、２．５Ｖの速度のクロッ
クを符号化クロック出力端子（Ｅｔｃ）より出力する。
カウンタ３３は、４１／２分周のカウンタであり、マン
チェスタ符号化回路３４からの送信データ要求出力ＳＤ
が１″になると一旦リセットされ、次に請求出力ＳＤに
より開いて端子 （ＥＳＣ）からの速度Ｚ５ｙのクロックを入力端子（ｃ
ｐ）に取り込み、ここで１／２分周し、出力端子（Ｑ）
に速度１．２５ Ｖのクロックを出力する。
チェスタ符号化回路３４からの送信データ要求出力ＳＤ
が１″になると一旦リセットされ、次に請求出力ＳＤに
より開いて端子 （ＥＳＣ）からの速度Ｚ５ｙのクロックを入力端子（ｃ
ｐ）に取り込み、ここで１／２分周し、出力端子（Ｑ）
に速度１．２５ Ｖのクロックを出力する。
このクロックが並直列変換回路３２の端子（Ｃ）に入力
すること忙より、端子（０）から１．２５Ｖの速度でデ
ータが流出され、グー）Ｇｌ、Ｇ３を介してマンチェス
タ符号化回路３４のデータ入力端子（ＤＩＮ）に入力さ
れる。一方、カウンタ３３のＱ出力が負のときには、コ
ントロール線Ｃの信号がゲートＧ２．Ｇ３を介して同じ
ようにデータ入力端子（ＤＩＮ）に入力される。このよ
うにして、送信データ線Ｔの８ビツトとコントロール線
Ｃの信号がマルチプレクスされ、順次２５Ｖの速度でマ
ンチェスタ符号化回路３４に読込まれる。第４図におけ
るＣがコントロール線Ｃの制御信号であり、ＣＮＴＯ，
Ｑが１．２５Ｖの速度のクロックであり、ＤＩＮがデー
タ信号と制御信号をマルチプレクスした信号である。
すること忙より、端子（０）から１．２５Ｖの速度でデ
ータが流出され、グー）Ｇｌ、Ｇ３を介してマンチェス
タ符号化回路３４のデータ入力端子（ＤＩＮ）に入力さ
れる。一方、カウンタ３３のＱ出力が負のときには、コ
ントロール線Ｃの信号がゲートＧ２．Ｇ３を介して同じ
ようにデータ入力端子（ＤＩＮ）に入力される。このよ
うにして、送信データ線Ｔの８ビツトとコントロール線
Ｃの信号がマルチプレクスされ、順次２５Ｖの速度でマ
ンチェスタ符号化回路３４に読込まれる。第４図におけ
るＣがコントロール線Ｃの制御信号であり、ＣＮＴＯ，
Ｑが１．２５Ｖの速度のクロックであり、ＤＩＮがデー
タ信号と制御信号をマルチプレクスした信号である。
第３図に示すマンチェスタ符号化回路３４は、１６ビツ
トのデータに対して、先頭に１．５ビツト長の同期符号
２ピツ）ＳＹＮ、ＳＹＮと後部に１ビツトのパリティＰ
を付加し、第４図のＴ′に示すフォーマットにして、か
つマンチェスタ符号化を行い、出力端子（ＯＵＴ）から
線Ｔに送出する。
トのデータに対して、先頭に１．５ビツト長の同期符号
２ピツ）ＳＹＮ、ＳＹＮと後部に１ビツトのパリティＰ
を付加し、第４図のＴ′に示すフォーマットにして、か
つマンチェスタ符号化を行い、出力端子（ＯＵＴ）から
線Ｔに送出する。
次に１網側の回線終端装置２内のインタフェース装置２
においては、線Ｔ′からのマンチェスタ符号化された信
号を受信すると、マンチェスタ復号回路４１の入力端子
（ＩＮ）にこれを入力する。
においては、線Ｔ′からのマンチェスタ符号化された信
号を受信すると、マンチェスタ復号回路４１の入力端子
（ＩＮ）にこれを入力する。
マンチェスタ復号回路４１では、入力信号から抽出され
たクロック信号が、デコーダ・クロック出力端子（ＤＳ
Ｃ）から出力される。また、データ出力要求信号が端子
（ＴＤ）から、データ出力信号が端子（ＤＯＵＴ）から
、それぞれ出力される。
たクロック信号が、デコーダ・クロック出力端子（ＤＳ
Ｃ）から出力される。また、データ出力要求信号が端子
（ＴＤ）から、データ出力信号が端子（ＤＯＵＴ）から
、それぞれ出力される。
一方、カウンタ４２は１／２分周のカウンタであり、端
子（ＴＤ）の信号が１″になると一旦リセットされ、次
にグー）Ｇ５で端子（ＴＤ）の信号によりゲートされた
端子（ＤＳＣ）からの速度２．５ｖ’のクロックを、入
力端子（ｃｐ）に取り込みＪ４分周して出力端子（Ｑ）
から速度１．２５Ｖのクロックを出力する。直並列変換
回路４３でを裏、直列入力端子（Ｃ）にこのクロックを
入力することｋより、端子（Ｉ）に端子（ＤＯＵＴ ）
からのＮＲＺ符号に復号化された信号を読取る。さらに
、パラレル出力を送信バッファ４４に並列転送し、速度
ＶでＴｌｊに直列に出力する。第４図において、’Ｄ
ＯＵ Ｔが復号化されたＮＲＺ符号であって、マルチプ
レクスサレタ信号であり、ＣＮＴ３．Ｑが１．２５ Ｖ
の速度のクロックであり、５−ＩＩが８ビツトのデータ
信号であり、Ｔ’／Ｉ″−、ＷＴの送信データである。
子（ＴＤ）の信号が１″になると一旦リセットされ、次
にグー）Ｇ５で端子（ＴＤ）の信号によりゲートされた
端子（ＤＳＣ）からの速度２．５ｖ’のクロックを、入
力端子（ｃｐ）に取り込みＪ４分周して出力端子（Ｑ）
から速度１．２５Ｖのクロックを出力する。直並列変換
回路４３でを裏、直列入力端子（Ｃ）にこのクロックを
入力することｋより、端子（Ｉ）に端子（ＤＯＵＴ ）
からのＮＲＺ符号に復号化された信号を読取る。さらに
、パラレル出力を送信バッファ４４に並列転送し、速度
ＶでＴｌｊに直列に出力する。第４図において、’Ｄ
ＯＵ Ｔが復号化されたＮＲＺ符号であって、マルチプ
レクスサレタ信号であり、ＣＮＴ３．Ｑが１．２５ Ｖ
の速度のクロックであり、５−ＩＩが８ビツトのデータ
信号であり、Ｔ’／Ｉ″−、ＷＴの送信データである。
一方、カウンタ４２の出力端子（Ｑ）が負の時点では、
端子（ＤＯ［ＪＴ）からの出力は、コントロール線Ｃの
信号としてレジスタ４５にラッチされる（第４図のＣ参
爪）。
端子（ＤＯ［ＪＴ）からの出力は、コントロール線Ｃの
信号としてレジスタ４５にラッチされる（第４図のＣ参
爪）。
このようにして、ｆｔｆＡＴ′上にマルチプレクスされ
て送出されたＴ線とＣ＠の信号は、デマルチプレクスさ
れ、それぞれ送信バッファ４４およびレジスタ４５を介
して、網へのＴ線、Ｃ線に送りされる。
て送出されたＴ線とＣ＠の信号は、デマルチプレクスさ
れ、それぞれ送信バッファ４４およびレジスタ４５を介
して、網へのＴ線、Ｃ線に送りされる。
次に、網側より端末側、つまりインタフェース装置養か
ら３への転送動作は、３対の信号線Ｒ２Ｉ、８を１対の
受信線Ｒ′に集約した後、再び各々に分離する点で異な
るが、基本的には前述の動作と全く同じである。すなわ
ち、Ｒ線とｘＨは、Ｔ 線とＣ線の動作と同じようにし
て、カウンタ４７からの速度１．２５Ｖのクロックに同
期して、並直列変換回路４８の出力端子（０）からゲー
トＧ８゜Ｇ７を介して受信データ信号を、またゲートＧ
９゜Ｇ７を介してインデイケーション信号を、それぞれ
マンチェスタ符号化回路４６の入力端子（Ｄ Ｉ Ｎ）
に入力する。また、前述のように、信号エレメント・タ
イミング線Ｓはクロック回路４０に入力して、速度１０
Ｖのクロックとなり、マンチェスタ符号化回路４６のク
ロック入力端子（ＳＣＩ）に入力する。これらの３つの
信号は、マンチェスタ符号化回路４６においてマルチプ
レクサされ、５Ｖの信号で線Ｒに送出される。
ら３への転送動作は、３対の信号線Ｒ２Ｉ、８を１対の
受信線Ｒ′に集約した後、再び各々に分離する点で異な
るが、基本的には前述の動作と全く同じである。すなわ
ち、Ｒ線とｘＨは、Ｔ 線とＣ線の動作と同じようにし
て、カウンタ４７からの速度１．２５Ｖのクロックに同
期して、並直列変換回路４８の出力端子（０）からゲー
トＧ８゜Ｇ７を介して受信データ信号を、またゲートＧ
９゜Ｇ７を介してインデイケーション信号を、それぞれ
マンチェスタ符号化回路４６の入力端子（Ｄ Ｉ Ｎ）
に入力する。また、前述のように、信号エレメント・タ
イミング線Ｓはクロック回路４０に入力して、速度１０
Ｖのクロックとなり、マンチェスタ符号化回路４６のク
ロック入力端子（ＳＣＩ）に入力する。これらの３つの
信号は、マンチェスタ符号化回路４６においてマルチプ
レクサされ、５Ｖの信号で線Ｒに送出される。
線Ｒ′からマンチェスタ符号化された信号を受信したマ
ンチェスタ復号回路３５は、入力信号からクロック信号
を抽出して、デコーダ・クロック出力端子（ＤＳＣ）に
出力する。端子（ＤＳＣ）からの５ｖの速度のクロック
は、ゲー）Ｇ４を介してカウンタ３６に転送されるとと
もに、カウンタ３０尾送出され、ここで１ろに分周され
て速度Ｖのクロック、つまり信号エレメント・タイミン
グ線Ｓの信号となる（第４図のＳ参照）。ゲートＧ４を
介してカウンタ３６に転送されたクロックは、さらに１
．２５ Ｖの速度に分周され、直並列変換回路３７の直
列入力端子（Ｃ）に入力することｋより、マンチェスタ
復号回路３５の端子（ＤＯＵＴ ）からの彼号化信号を
端子（Ｉ）に入力する。さらに、直並列変換回路３７の
パラレル出力を受信バッファ３９ＩＣ並列転送して、速
度ＶでＲ線に直列に出力する。また、カウンタ３６の出
力端子（Ｑ）が負の時点では、端子（ＤＯＵＴ）からの
出力はインデイケーション線■の信号としてレジスタ３
８にラッチされた後、■線に送出される。
ンチェスタ復号回路３５は、入力信号からクロック信号
を抽出して、デコーダ・クロック出力端子（ＤＳＣ）に
出力する。端子（ＤＳＣ）からの５ｖの速度のクロック
は、ゲー）Ｇ４を介してカウンタ３６に転送されるとと
もに、カウンタ３０尾送出され、ここで１ろに分周され
て速度Ｖのクロック、つまり信号エレメント・タイミン
グ線Ｓの信号となる（第４図のＳ参照）。ゲートＧ４を
介してカウンタ３６に転送されたクロックは、さらに１
．２５ Ｖの速度に分周され、直並列変換回路３７の直
列入力端子（Ｃ）に入力することｋより、マンチェスタ
復号回路３５の端子（ＤＯＵＴ ）からの彼号化信号を
端子（Ｉ）に入力する。さらに、直並列変換回路３７の
パラレル出力を受信バッファ３９ＩＣ並列転送して、速
度ＶでＲ線に直列に出力する。また、カウンタ３６の出
力端子（Ｑ）が負の時点では、端子（ＤＯＵＴ）からの
出力はインデイケーション線■の信号としてレジスタ３
８にラッチされた後、■線に送出される。
このように、本発明においては、Ｘ、２１接続手順を有
するデータ端末１側と、網側のインタフェースである回
線終端装置２側とに、それぞれマンチェスタ符号化、復
号回路、クロック付加抽出回路、およびデータ信号と制
御信号のマルチプレクサ、デマルチプレクサ回路を有す
るインタフェース装置を設けて、データ信号線、コント
ロール線、信号エレメント線等を統合し、再び分離する
ことができる。
するデータ端末１側と、網側のインタフェースである回
線終端装置２側とに、それぞれマンチェスタ符号化、復
号回路、クロック付加抽出回路、およびデータ信号と制
御信号のマルチプレクサ、デマルチプレクサ回路を有す
るインタフェース装置を設けて、データ信号線、コント
ロール線、信号エレメント線等を統合し、再び分離する
ことができる。
なお、実施例では、ＣＣＩＴＴの勧告Ｘ、２１の接続手
順を有するデータ端末を対象としたが、本発明はこれに
限定されることなく、すべての端末と回線網間のデータ
伝送に適用できる。
順を有するデータ端末を対象としたが、本発明はこれに
限定されることなく、すべての端末と回線網間のデータ
伝送に適用できる。
以上説明したように、本発明によれば、データ端末とデ
ータ交換網間のインタフェースにお（・て、複数対の信
号線を簡単に統合した後、再び分離することができるの
で、長距離区間の信号線数を削減して、材料費、工事費
の大幅なコストダウンを図ることができる。
ータ交換網間のインタフェースにお（・て、複数対の信
号線を簡単に統合した後、再び分離することができるの
で、長距離区間の信号線数を削減して、材料費、工事費
の大幅なコストダウンを図ることができる。
第１図は従来のデータ端末と交換網間のインクフェース
を示す図、第２図は本発明の一実施例を示す端末と交換
網間のインタフェース接続図、第３図は第２図における
インタフェース装置の構成図、第４図は第３図における
動作シーケンス・チャートである。 １：データ端末、２：回線終端装置、３，４＝インタフ
エース装置、３１，４４：送信バッファ、３９．４９：
受信バッファ、３２，４８：並直列変換回路、３７，４
３：直並列変換回路、３４゜４６＝マンチ工スタ符号化
回路、３５．４１：マンチェスタ復号回路、３０，３３
，３６，４２゜４７：カウンタ、４０：クロック回路。
を示す図、第２図は本発明の一実施例を示す端末と交換
網間のインタフェース接続図、第３図は第２図における
インタフェース装置の構成図、第４図は第３図における
動作シーケンス・チャートである。 １：データ端末、２：回線終端装置、３，４＝インタフ
エース装置、３１，４４：送信バッファ、３９．４９：
受信バッファ、３２，４８：並直列変換回路、３７，４
３：直並列変換回路、３４゜４６＝マンチ工スタ符号化
回路、３５．４１：マンチェスタ復号回路、３０，３３
，３６，４２゜４７：カウンタ、４０：クロック回路。
Claims (3)
- （１）データ交換網とデータ端末間を複数信号対で接続
するデータ交換システムに押いて、上記データ交換網側
とデータ端末側のそれぞれに、複数信号対をマルチプレ
クスおよびデマルチプレクスする手段と、核マルチプレ
クスおよびデマルチプレクスされた信号から同期信号を
抽出および付加する手段と、マルチプレクスされた信号
を回線に送受信するための符号化、復号化手段とを有す
るインタフェース装置を設け、該インタフェース装置を
介して上記データ交換網とデータ端末を統合された信号
対で接続することを特徴とするデータ伝送方式。 - （２）前記データ端末は、ＣＣＩ ＴＴ勧告Ｘ、２１手
順で接続されることを特徴とする特許請求の範囲第１項
記載のデータ伝送方式。 - （３）前記マルチプレクスおよびデマルチプレクスする
手段は、クロック速度を分周回路忙より低減し、同期を
とって複数信号対をマルチプレクス、およびデマルチプ
レクスすることを特徴とする特許請求の範囲第１項また
は第２項記載のデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121186A JPS6012837A (ja) | 1983-07-04 | 1983-07-04 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121186A JPS6012837A (ja) | 1983-07-04 | 1983-07-04 | デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6012837A true JPS6012837A (ja) | 1985-01-23 |
Family
ID=14804981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58121186A Pending JPS6012837A (ja) | 1983-07-04 | 1983-07-04 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012837A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515613B2 (en) | 2004-01-20 | 2009-04-07 | Sharp Kabushiki Kaisha | Data transmission apparatus and data transmission method |
-
1983
- 1983-07-04 JP JP58121186A patent/JPS6012837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515613B2 (en) | 2004-01-20 | 2009-04-07 | Sharp Kabushiki Kaisha | Data transmission apparatus and data transmission method |
| US7889763B2 (en) | 2004-01-20 | 2011-02-15 | Sharp Kabushiki Kaisha | Data transmission apparatus and data transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570356A (en) | High bandwidth communications system having multiple serial links | |
| EP0596645A1 (en) | Frame-based transmission of data | |
| JPH0575651A (ja) | パケツト伝送方式 | |
| JPS61500403A (ja) | 多重モ−ドデ−タ通信システム | |
| JPS6352535A (ja) | デジタル加入者回線伝送装置およびその方法 | |
| JPH01162454A (ja) | サブレート交換方式 | |
| JP2018196116A (ja) | 映像インターフェース用高速シリアルリンク | |
| US3908087A (en) | Time-division telecommunication system for the transmission of data via switched connections | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JP3930823B2 (ja) | フレーム信号符号化通信方法及び符号化装置並びに符号化送信装置及び符号化受信装置 | |
| JPS6012837A (ja) | デ−タ伝送方式 | |
| JPH0712159B2 (ja) | 高次デイジタル伝送システム | |
| JPS6093842A (ja) | デジタル２進狭帯域信号の時分割多重信号に対する挿入または分離方法 | |
| JPS61239736A (ja) | ビツトスチ−ル方式 | |
| JP3158758B2 (ja) | 端末アダプタ装置とデータ伝送方法 | |
| JPS59228445A (ja) | デ−タ伝送方式 | |
| JPH06188867A (ja) | ディジタル信号通信方式 | |
| KR100191433B1 (ko) | T1신호 망 블럭을 간소화한 가입자 댁내 장치 | |
| JPS5966249A (ja) | デ−タ伝送装置 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| JP2907661B2 (ja) | デジタル多重伝送装置 | |
| JP2674799B2 (ja) | 高能率ディジタル分岐挿入装置 | |
| JPS6181053A (ja) | インタフェイス変換装置 | |
| JPH0541697A (ja) | 多重化方式 | |
| JPS61121634A (ja) | 画像切替方式 |