JPS6059762A - 静電保護回路 - Google Patents
静電保護回路Info
- Publication number
- JPS6059762A JPS6059762A JP16868583A JP16868583A JPS6059762A JP S6059762 A JPS6059762 A JP S6059762A JP 16868583 A JP16868583 A JP 16868583A JP 16868583 A JP16868583 A JP 16868583A JP S6059762 A JPS6059762 A JP S6059762A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- output terminal
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000005611 electricity Effects 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路の静電保護回路に関する。
従来の半導体集積回路の静電保護回路は、ある入出力端
子の電位を電源電位（最低電位又は最高電位）に対して
クランプする構造をとっていた。
子の電位を電源電位（最低電位又は最高電位）に対して
クランプする構造をとっていた。
第１図、第２図はこの種の従来の静電保護回路を示す回
路図である。まず第１図の例では、トランジスタ１１と
コレクターベース間の抵抗１２とによシ人出力端子１０
を最低電位に対してクランプしている。第２図の例では
、入出力端子２０をダイオード２１及び直流電源２３と
ダイオード２２との直列体とによシ、最低電位及び最に
Ｇ電位に対してクランプしている。
路図である。まず第１図の例では、トランジスタ１１と
コレクターベース間の抵抗１２とによシ人出力端子１０
を最低電位に対してクランプしている。第２図の例では
、入出力端子２０をダイオード２１及び直流電源２３と
ダイオード２２との直列体とによシ、最低電位及び最に
Ｇ電位に対してクランプしている。
これらの構成は、その人出力乾１子と電源端子との間に
静電気が印加された場合にはクランプ回路が働く。また
、実際に電圧を印加して使用している時に、ある入出力
端子と他の人出力Ａ１．１子との間に静電気が印加され
て入出力端子の電位が変化しても、それぞれの入出力端
子と電源の間に入っているクラップ回路が働き、２つの
入出力端子の電圧が結果としてクランプされ、半＝０一
本素子は保愚される。ところが、電源を接続される前に
半４体素子単本の状態で、２つの入出力端子間に静電気
が印加されてもクラップ回路が働かないので破壊される
。
静電気が印加された場合にはクランプ回路が働く。また
、実際に電圧を印加して使用している時に、ある入出力
端子と他の人出力Ａ１．１子との間に静電気が印加され
て入出力端子の電位が変化しても、それぞれの入出力端
子と電源の間に入っているクラップ回路が働き、２つの
入出力端子の電圧が結果としてクランプされ、半＝０一
本素子は保愚される。ところが、電源を接続される前に
半４体素子単本の状態で、２つの入出力端子間に静電気
が印加されてもクラップ回路が働かないので破壊される
。
これを防ぐには、入出力端子とη℃源との間のクランプ
回路だけでなく、入出力端子間にもクラング回路が必要
になシ、大面積のクランプ回路の追加によりチップ面積
が大きくなるので、半導体素子のコストアップの原因と
なる。
回路だけでなく、入出力端子間にもクラング回路が必要
になシ、大面積のクランプ回路の追加によりチップ面積
が大きくなるので、半導体素子のコストアップの原因と
なる。
本発明の目的は、入出力端子間に印加された静電気もク
ランプすることによシ、前記欠点を除去した静電保護回
路を提供することにある。
ランプすることによシ、前記欠点を除去した静電保護回
路を提供することにある。
本発明は、第１、第２の保護回路が同一半導体基板に形
成され、第１の入出力端子と前記半導内基板とをクラン
プするための前記第１の保護回路が、第２の入出力端子
と前記半導体基板とをクランプするだめの前記第２の保
護回路の傍に形成されていることを特徴とする静電保護
回路にある。
成され、第１の入出力端子と前記半導内基板とをクラン
プするための前記第１の保護回路が、第２の入出力端子
と前記半導体基板とをクランプするだめの前記第２の保
護回路の傍に形成されていることを特徴とする静電保護
回路にある。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第３図、第４図は本発明の実施例の静電保護回路を示す
回路図、断面図である。第３図において、本実施例の静
電保護回路は、半導体素子の第１の入出力端子３０と、
この入出力端子３０にコレクタが接続されかつ工好ツタ
が接地されたトランジスタ３１と、このトランジスタ３
１０ベースに一方の端子が接続されかつ他方の端子が］
￥地された抵抗３２と、アノードが接地されかつカソー
ドがトランジスタ３１のコレクタに接続されたダイオー
ド３３と、第２の入出力端子３４と、この入出力端子３
４にコレクタが接続されかつエミッタが接地されたトラ
ンジスタ３５と、このトランジスタ３５のベースに一方
の端子が接続されかつ他方の端子が接地された抵抗３６
と、アノードが接地されかつカソードがトランジスタ３
１のコレクタに接続されたダイオード３７とを含み十Ｒ
成される。
回路図、断面図である。第３図において、本実施例の静
電保護回路は、半導体素子の第１の入出力端子３０と、
この入出力端子３０にコレクタが接続されかつ工好ツタ
が接地されたトランジスタ３１と、このトランジスタ３
１０ベースに一方の端子が接続されかつ他方の端子が］
￥地された抵抗３２と、アノードが接地されかつカソー
ドがトランジスタ３１のコレクタに接続されたダイオー
ド３３と、第２の入出力端子３４と、この入出力端子３
４にコレクタが接続されかつエミッタが接地されたトラ
ンジスタ３５と、このトランジスタ３５のベースに一方
の端子が接続されかつ他方の端子が接地された抵抗３６
と、アノードが接地されかつカソードがトランジスタ３
１のコレクタに接続されたダイオード３７とを含み十Ｒ
成される。
第４図は第３図の実施例の静電保護回路の等価回路に対
する半導体素子の断面図である。第４図において、第１
の入出力端子３０、トランジスタ３１、抵抗３２、第２
の入出力端子３４、トランジスタ３５、抵抗３６は、第
３図と同じものである。第３図のダイオード３３は、半
嗜咋基板４（）からなるアノードとトランジスタ３１の
コｌ／り？：のＮ領域からなるカンニドとで構成される
。苔だダイオード３７は、半導体基板４０からなるアノ
ードとトランジスタ３５のプレクタＯＮ領域からｉｃる
カソードとで構成される。この回路の第１の入出力端子
３０が、第２の人出カ端子３４よシも高電圧になるよう
に静電気が印加されると、トランジスタ３１と抵抗３２
からなる電圧クランプ回路が働き、ダイオード３７がＩ
ｌｌα方向にバイアスされる。従って、入出力端子３ｏ
と３４の間の電圧は、トランジスタ３１と抵抗３２で決
まるクランプ電圧よシもダイオード順方向電圧１個分だ
け大きな電圧にクランプされ、半導体素子は保護される
。
する半導体素子の断面図である。第４図において、第１
の入出力端子３０、トランジスタ３１、抵抗３２、第２
の入出力端子３４、トランジスタ３５、抵抗３６は、第
３図と同じものである。第３図のダイオード３３は、半
嗜咋基板４（）からなるアノードとトランジスタ３１の
コｌ／り？：のＮ領域からなるカンニドとで構成される
。苔だダイオード３７は、半導体基板４０からなるアノ
ードとトランジスタ３５のプレクタＯＮ領域からｉｃる
カソードとで構成される。この回路の第１の入出力端子
３０が、第２の人出カ端子３４よシも高電圧になるよう
に静電気が印加されると、トランジスタ３１と抵抗３２
からなる電圧クランプ回路が働き、ダイオード３７がＩ
ｌｌα方向にバイアスされる。従って、入出力端子３ｏ
と３４の間の電圧は、トランジスタ３１と抵抗３２で決
まるクランプ電圧よシもダイオード順方向電圧１個分だ
け大きな電圧にクランプされ、半導体素子は保護される
。
同様にして、第２の人出カ端子３４が第１の入出力端子
３０よシも高電圧になるように静ｉｎ気が印加されると
、トランジスタ３５と抵抗３６からなる電圧クランプ回
路が働き、ダイオード３３が順方向にバイアスされ、人
出カ端子３４と３０の間の電圧は、トランジスタ３５と
抵抗３Ｇで決捷るクランプ亀圧よシもダイオード順方向
１ｆ固分だけ大きな電圧にクランプされ半導体素子は保
護される。トランジスタ３１と抵抗３２とからなる第１
のクランプ回路及びトランジスタ３５と抵抗３６とから
なる第２のクランプ回路は、それぞれ入出力端子３０及
び３４を電源電位に対してクランプする回路であるが、
これら第１、第２のクランプ回路を互いに近傍に配置す
ることにょシ、入出力ビン３０と３４の電位を容易にク
ランプできる。
３０よシも高電圧になるように静ｉｎ気が印加されると
、トランジスタ３５と抵抗３６からなる電圧クランプ回
路が働き、ダイオード３３が順方向にバイアスされ、人
出カ端子３４と３０の間の電圧は、トランジスタ３５と
抵抗３Ｇで決捷るクランプ亀圧よシもダイオード順方向
１ｆ固分だけ大きな電圧にクランプされ半導体素子は保
護される。トランジスタ３１と抵抗３２とからなる第１
のクランプ回路及びトランジスタ３５と抵抗３６とから
なる第２のクランプ回路は、それぞれ入出力端子３０及
び３４を電源電位に対してクランプする回路であるが、
これら第１、第２のクランプ回路を互いに近傍に配置す
ることにょシ、入出力ビン３０と３４の電位を容易にク
ランプできる。
尚、前記近傍に配置するとは、第１、第２のクランプ回
路間に、他の素子機能を実質的に構成できない程の距離
であり、多くともトランジスタ３Ｊのコレクタのしめる
幅だけ離れていることが爪も好ましい。
路間に、他の素子機能を実質的に構成できない程の距離
であり、多くともトランジスタ３Ｊのコレクタのしめる
幅だけ離れていることが爪も好ましい。
本発明によれば、以上ｄギ、明したように、２じ１の入
出力端子と基板間の第１の電圧クランプ回路の極く近傍
に、第２の入出力端子と基板間の第２の電圧クランプ回
路を配置することができるから、チップ面積をまったく
増加させることに無し、に、よシ確実に集積回路の静電
気破壊を防止する等の効果が得られる。
出力端子と基板間の第１の電圧クランプ回路の極く近傍
に、第２の入出力端子と基板間の第２の電圧クランプ回
路を配置することができるから、チップ面積をまったく
増加させることに無し、に、よシ確実に集積回路の静電
気破壊を防止する等の効果が得られる。
第１図及び第２図はいずれも従来のＷ？ ｔＲ保護回路
を示す回路図、第３図は本発明の実施例の静電保許回路
を示す回路図、第４図は本発明の実施例の静電保膵回路
を措成する半導木累子の断面図である。 面図に２いて、ＩＣＩ、２０． ３０． ３４・・・・
・・入出力端子、１１，３１，３５・・・・・・トラン
ジスタ、１２、 ３２． ３６・・・・・・抵抗、２１
． ２２． ３３゜３７・・・・・・ダイオード、２３
・・・・・・直流電源、４０・・・・・・半導体基板。
を示す回路図、第３図は本発明の実施例の静電保許回路
を示す回路図、第４図は本発明の実施例の静電保膵回路
を措成する半導木累子の断面図である。 面図に２いて、ＩＣＩ、２０． ３０． ３４・・・・
・・入出力端子、１１，３１，３５・・・・・・トラン
ジスタ、１２、 ３２． ３６・・・・・・抵抗、２１
． ２２． ３３゜３７・・・・・・ダイオード、２３
・・・・・・直流電源、４０・・・・・・半導体基板。
Claims (1)
- 第１．第２の入出力端子と半導体基板とをそれぞれクラ
ンプするだめの第１、第２の保護回路が同一半導体基板
に形成され、前記第１の保護回路が前記第２の保護回路
の傍に形成されていることを特徴とする静電保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16868583A JPS6059762A (ja) | 1983-09-13 | 1983-09-13 | 静電保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16868583A JPS6059762A (ja) | 1983-09-13 | 1983-09-13 | 静電保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059762A true JPS6059762A (ja) | 1985-04-06 |
Family
ID=15872570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16868583A Pending JPS6059762A (ja) | 1983-09-13 | 1983-09-13 | 静電保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059762A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187562A (en) * | 1989-10-30 | 1993-02-16 | Siemens Aktiengesellschaft | Input protection structure for integrated circuits |
| KR19980060619A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 이중 웰을 가지는 반도체 소자 |
-
1983
- 1983-09-13 JP JP16868583A patent/JPS6059762A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187562A (en) * | 1989-10-30 | 1993-02-16 | Siemens Aktiengesellschaft | Input protection structure for integrated circuits |
| KR19980060619A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 이중 웰을 가지는 반도체 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH069018B2 (ja) | 半導体構造 | |
| JPS63147357A (ja) | 静電気放電保護回路 | |
| KR930010085B1 (ko) | 보호회로를 구비한 반도체장치 | |
| JPH037144B2 (ja) | ||
| KR860007750A (ko) | 반도체 장치 | |
| TW345733B (en) | Integrated semiconductor circuit | |
| JPS61276369A (ja) | 静電放電に対する保護のための装置 | |
| JPS6059762A (ja) | 静電保護回路 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| JPH01287954A (ja) | 静電保護素子及び静電保護回路 | |
| JPS6055653A (ja) | 静電保護回路 | |
| JPH06177662A (ja) | 入出力保護回路 | |
| JPS58161375A (ja) | 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路 | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| JPH057870B2 (ja) | ||
| JPH0766958B2 (ja) | 静電保護回路 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPS6047469A (ja) | 半導体装置 | |
| JPH0666416B2 (ja) | 静電保護回路 | |
| JP3135277B2 (ja) | 過電圧保護装置 | |
| JP3006627B2 (ja) | 過電圧保護回路 | |
| JPH04312967A (ja) | 半導体装置 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPS5879745A (ja) | 半導体集積回路の保護装置 | |
| JPH06140576A (ja) | Ｉｃの静電破壊保護装置 |