JPS6057765B2 - カレントミラ−回路 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体ＩＣ化に好適なりレットミラー回路に関
する。

先ず第１図を参照して、従来のカレントミラー回路につ
いて説明する。

Ｑ、、Ｑ２及びＱは夫々ＮＰＮ形トランジスタ、＋Ｂは
電源、１は電流源回路（入力電流１、を発生する）、２
は出力電流１２の得られる出力端子である。トランジス
タＱ１のエミッタが接地され、コレクタが電流源回路１
を通じて電源＋Ｂに接続される。

トランジスタＱ２のエミッタが接地され、そのコレクタ
及びベースが互いに接続されてダイオードとなされ、そ
の接続点がトランジスタＱ、のベースに接続される。ト
ランジスタＱ３のエミッタがトランジスタＱ１、Ｑ２の
各ベースに共通に接続され、ベースがトランジスタＱ１
のコレクタに接続され、コレクタが出力端子２に接続さ
れる。尚、トランジスタＱ１９Ｑ２にてカレントミラー
部が構成される。次にこの第１図のカレントミラー回路
について入、出力電流１、、１、の関係について検討す
る。

先ず、トランジスタＱ、、Ｑ２、Ｑ３のエミッタ接地電
流増幅率をｈｆｅ）トランジスタＱ１、Ｑ２のベース電
流をｉｂとする。かくすると、トランジスタＱ。のベー
ス電流ｉｌは次式の如く表わされる。れ、ｅ＋２ ｉｌ■− ・ ｉｂ・・・・・・・・・・・・・・・（
１）れ、ｅ＋１又、入力電流１、は次式の如く表わされ
る。

れ２、ｅ＋２ｈｆｅ＋２１、■ ・ ｉ、・・・・・・
・・・・・・・・・（２）れ、ｅ＋１更に出力電流１２
（トランジスタＱａのコレクタ電流）は次式の如く表わ
される。

（２）、（３）式から■２は次式の如く表わされる。

かくして、（４）式から第１図の回路は、電流伝達比１
２／１１が略１のカレントミラー回路で、Ｈｆｅの変化
に拘わらず１２／１１が頗る１に近いものであることが
解る。又、トランジスタＱ１のベース・エミッタ間にト
ランジスタＱ２のコレクタ●エミッタ間が接続されてい
るので、トランジスタＱ１のベース●エミッタ間の蓄積
電荷がトランジスタＱ２のコレクタ・エミッタ間によつ
て容易に放電されるので、このカレントミラー回路は比
較的高周波の信号に対しても使用できる。上述の第１図
のカレントミラー回路では、入力電流１１に対し所定の
電流比（ここでは１）の１つの出力電流が得られる場合
であるが、入力電流１１に対し所望の電流比の複数の出
力電流を得る必要のある場合がある。

そこで、上述の第１図の回路を発展させて、入力電流■
１に対し所望の電流比の複数の出力電流の得られるカレ
ントミラー回路を作つてみる。

以下このカレントミラー回路について第２図を参照して
説明するも、上述の第１図と対照する部分には同一符号
を付して重複説明を省略する。第２図の回路では第１図
の回路のトランジスタｑの代りに複数、例えば３個のＮ
ＰＮ形トランジスタＱ３，Ｑ３ｌ，Ｑ３２，Ｑ３，が設
けられ、その各エミッタがトランジスタＱｌ，Ｑ２の各
ベースに共通に接続され、その各ベースがトランジスタ
Ｑ１のコレクタに共通に接続され、その各コレクタより
夫々出力端子２１，２２，２３が導出される。そして、
各トランジスタＱ３ｌ，Ｑ３２，Ｑ３３のコレクタより
夫々導出された出力端子２１，２２，２３よりの出力電
流１２１，１２２，１２３の入力電流１１に対する比が
例えば１：ｐ：ｑ：ｒとなるようにすることを考える。
そこで、トランジスタＱｌ，Ｑ２の例えばエミッタ面積
の比を１：ｐ：ｑ：ｒに選定して、その各エミッタ電流
の比が１：ｐ＋ｑ＋ｒとなるようにする。

同様に、トランジスタＱ３ｌ，Ｑ３２，Ｑ３，の例えば
エミッタ面積の比をｐ：ｑ：ｒに選定して、その各エミ
ッタ電流の比がｐ：ｑ：ｒとなるようにする。そして、
このようにした場合の入、出力電流１１；１２１，１２
２，１２３の関係について検討する。先ず、トランジス
タＱｌ，Ｑ２，Ｑ３ｌ，Ｑ３２，Ｑ３３のエミッタ接地
電流増幅率をＨｆｅｌトランジスタＱ１のベース電流を
Ｉｂとする。かくすると、トランジスタＱ２のベース電
流１ｂ２は次式の如く表わされる。従つて、トランジス
タＱ３ｌ，Ｑ，２，Ｑ３３の各エミッタ電流の総和は次
式の如く表わされる。

従つて、トランジスタＱ３ｌ，Ｑ，２，Ｑ３３の各ベー
ス電流の総和１．ｉ３は次式の如く表わされる。

従つて、入力電流１１は次式の如く表わされる。又、例
えば出力電流１２１は、（６）式から次式のように表わ
される。従って、（８）、（９）式から出力電流Ｉ２ｌ
は次式の如く表わされる。

尚、出力電流１２２，１２３は００式に於いて、ｐを夫
々Ｑ．．ｒに置換えれば得られる。

００式中の分数の分母、分子のＨｆｅの各次の項の係数
を比較すると、Ｈｆｅの２次の項の係数は共に１で等し
いが、１次以下の項の係数は大きく異なつている。

即ち、電流比１２１／１１のｐに対する精度はかなり低
い。従つて、第２図の構成のカレントミラー回路では、
入力電流に対し精度の高い所望の電流比の複数の出力電
流を得ることはできない。かかる点に鑑み、本発明は使
用するトランジスタのＨｆｅの如何に拘わらず、入力電
流に対し精度の高い所望の電流比の複数の出力電流を得
ることのできるカレントミラー回路を提案せんとするも
のである。

以下に第３図を参照して、本発明をその一実施例につき
詳細に説明するも、上述の第１図及び第２図と対応する
部分には同一符号を付して重複説明を省略する。

第３図では、第２図の回路構成に新らたなＮＰＮ形トラ
ンジスタｑを付加している。トランジスタＱ４のベース
をトランジスタＱ１のベースに接続し、エミッタを接地
し、コレクタを電源＋Ｂに接続している。そして、トラ
ンジスタＱ１及びトランジスタ（ダイオード）Ｑ２にて
第１のカレントミラー部ＣＭｌが構成される。トランジ
スタｑ及びトランジスタ（ダイオード）Ｑ２にて第２の
カレントミラー部ＣＭ２が構成される。その他の回路構
成は第２図と同様である。そこで、電流源回路１を流れ
る入力電流１１に対する、複数、本例では３個のトラン
ジスタＱ３，Ｑ３ｌ，Ｑ３２，Ｑ３３の各コレクタ電流
、即ち出力端子２１，２２，２３の出力電流Ｌｌ，ｌ２
２，ｌ２３に対する比が１：ｐ：ｑ：ｒとなるようにす
る場合について説明する。

そこで、トランジスタＱｌ，Ｑ２，Ｑ，の各エミッタ面
積の比を１：ｋ：Ｋ２−１に選定して、その各エミッタ
電流の比を１：ｋ：Ｋ２−１に選定する。但し、ここで
ｋはｋ＝ｐ＋ｑ＋ｒである。同様にトランジスタＱ３ｌ
，Ｑ３２，Ｑ３，のエミッタ面積の比をｐ：ｑ：ｒに選
定して、その各エミッタ電流の比をｐ：ｑ：ｒに選定す
る。尚、これらトランジスタ夫々を、互いに同じエミッ
タ面積のトランジスタを１個乃至複数個並列接続して構
成し、その個数の比を上述のように『定してもよい。

あるいは、これらトランジスタ夫々を、互いにエミッタ
面積の等しいトランジスタにて構成し、その各トランジ
スタのエミッタに夫々抵抗器を接続し、その各抵抗値の
逆数の比を上述のように選定しても良い。又、トランジ
スタｑが一般にｎ個ある場合は、ｎ個の各エミッタ電流
の比の総和が上述のｋとなる。

そして、上述のようにした場合の入、出力電流１１；■
２１，１２２，１２３の関係について検討する。

先ず、トランジスタＱｌ，Ｑ２，Ｑ３ｌ，Ｑ３２，Ｑぉ
，Ｑ４のエミッタ接地流増幅率をＨｆｅｌトランジスタ
Ｑ１のベース電流をＩｂとする。かくすると、トランジ
スタＱ２のベース電流１ｂ２は次式の如く表わされる。
又、トランジスタｑのベース電流１ｂ，は次式の如く表
わされる。

従つて、トランジスタＱ３ｌ，Ｑ３２，Ｑ３３のエミッ
タ電流の総和は次式の如く表わされる。

従つて、トランジスタＱ３ｌ，Ｑ，２，Ｑ３３の各ベー
ス電流の総和１ｂ３は次式の如く表わされる。

従つて、入力電流１１は次式の如く表わされる。又、例
えば出力電瀬２１は、（１３）式から次式の如く表わさ
れる。従つて、（１５）、（１６）式から、出力電流１
２１は次式の如く表わされる。

尚、出力電流１２２，１２３（１７）式に於いて、ｐを
夫々Ｑ．．ｒに置換えれば得られる。

（１７）式中の分母、分子のＨｆｅの各次の項の係数を
比較すると、Ｈｆｅの２次、１次の項の係数が夫々１、
ｋ＋１と等しい。

尚、３次の項の係数は互いに異なる。即ち、第３図にお
ける電流比１２１／１１のｐに対する精度は、第２図の
場合に比し十分高いことが分る。次に、第４図を参照し
て、本発明の他の実施例を説明するも、第３図と対応す
る部分には同一符号を付して重複説明を省略する。

本実施例はｐ＝ｑ＝ｒ＝１の場合である。従つて、ｋ＝
３となる。かくすると、（１１）、（１２）式からＩ，
２＝３ｉ，、Ｉｂ４＝８ｉ，となる。そこで、トランジ
スタＱｌ，Ｑ２，Ｑ３ｌ，Ｑ３２，Ｑ３３，Ｑ４として
互いにエミッタ面積の等しいものを使用した場合、トラ
ンジスタＱｌ，Ｑ２，Ｑ４の各エミッタを夫々抵抗器Ｒ
ｌ，Ｒ２，Ｒ，を通じて接地し、その各抵抗値を夫々ｒ
、（任意の値）、Ａｒ，、Ｋ，に選定すれば良いことが
できる。次に第５図を参照して、本発明の他の実施例を
説明するも、第３図と対応する部分には同一符号を付し
て重複説明を省略する。

本実施例はｐ＝１、ｑ＝２、ｒ＝３の場合である。従つ
て、ｋ＝６となる。かくすると、（１１）、（１２）式
からＩ，２−ニ６１ｂ１１ｂ，＝３５となる。そこで、
トランジスタＱｌ，Ｑ２，Ｑ３ｌ，Ｑ３２，Ｑ３３，Ｑ
，として互いにエミッタ面積の等しいものを使用した場
合、トランジスタＱｌ，Ｑ２，Ｑ，の各エミッタを夫々
抵抗器Ｒｌ，Ｒ２，Ｒ４を通じて接地し、その各抵抗値
をｒ１（任意の値）、＾ｒ１、ｋ１に選定すると共に、
トランジスタＱ，ｌ，Ｑ３２，Ｑ３３の各エミッタを夫
々抵抗器Ｒ３ｌ，Ｒ３２，Ｒ３３を通じてトランジスタ
Ｑｌ，Ｑ４のベースに接続し、その各抵抗値をＲ２（任
意の値）、昇ヤ２に選定すれば良い。

上述せる本発明によれば、使用するトランジスタのＨｆ
ｅの如何に拘わらず、入力電流に対し精度の高い所望の
電流比の複数の出力電流を得ることのできるカレントミ
ラー回路を得ることができる。

更に、トランジスタ（ダイオード）Ｑ２が設けられてい
るので、これによりトランジスタＱｌ，αのベース・エ
ミッタ間の蓄積電荷が放電されるので、比較的高周波（
例えば３０ＭＨｚ程度）の信号に対しても使用できる。

尚、使用するトランジスタはＰＮＰ形でも良い。

【図面の簡単な説明】

第１図及び第２図は従来のカレントミラー回路を示す回
路図、第３図、第４図及び第５図は本発明の各実施例を
示す回路図である。 Ｑｌ９Ｑ３９Ｑ３ｌ９Ｑ３２？Ｑ３３９Ｑ４はトランジ
スタ、Ｑ２はダイオード（トランジスタ）、１は電流源
回路、ＣＭｌ，ＣＭ２は第１及び第２のカレントミラー
部である。

Claims (1)

【特許請求の範囲】
1. １ 第１のトランジスタＱ＿１と、ベースとコレクタが
   上記第１のトランジスタＱ＿１のベースに接続され、エ
   ミッタが上記第１のトランジスタＱ＿１のエミッタに接
   続された第２のトランジスタＱ＿２とにより構成された
   第１のカレントミラー部と、第４のトランジスタＱ＿４
   と、ベースとコレクタが上記第４のトランジスタＱ＿４
   のベースに接続され、エミッタが上記第４のトランジス
   タＱ＿４のエミッタに接続された上記第２のトランジス
   タとにより構成された第２のカレントミラー部と、上記
   第１のトランジスタＱ＿１のコレクタに接続された電流
   源回路と、各ベースが上記第１のトランジスタＱ＿１の
   コレクタに共通に接続され、各エミッタが上記第１及び
   第４のトランジスタＱ＿１、Ｑ＿４の各ベースに共通に
   接続されると共に、各コレクタより各別に出力電流が得
   られるようになされた複数の第３のトランジスタＱ＿３
   とを有し、上記第１及び第２のカレントミラー部の電流
   比を選定して、上記複数の第３のトランジスタＱ＿３の
   各コレクタより上記電流源回路を流れる入力電流に対す
   る所望の電流比を有する各別の出力電流を得るようにし
   たことを特徴とするカレントミラー回路。