JPS6055613A - 半導体装置用基板 - Google Patents
半導体装置用基板Info
- Publication number
- JPS6055613A JPS6055613A JP58163296A JP16329683A JPS6055613A JP S6055613 A JPS6055613 A JP S6055613A JP 58163296 A JP58163296 A JP 58163296A JP 16329683 A JP16329683 A JP 16329683A JP S6055613 A JPS6055613 A JP S6055613A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- groove
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁体上にビームアニールされたシリコン膜を
有する半導体装置用基板に関するものである。
有する半導体装置用基板に関するものである。
絶縁体基板上に形成された半導体膜は高速、かつ、低消
費電力デバイス素子形成に用いられ、また、積層構造を
達成することにより、高集積度三次元回路素子形成に用
いられ、注目されている。
費電力デバイス素子形成に用いられ、また、積層構造を
達成することにより、高集積度三次元回路素子形成に用
いられ、注目されている。
上記のような絶縁体基板上のシリコン膜は素子形成に耐
えうろことが必要である。例えば、デバイス作成に適合
しやすい構造であること、また、デバイス特性(高移動
度、低リーク電流等)が良いことが上げられる。近年で
は、該絶縁体基板上のシリコン膜をビームアニールによ
シ再結晶化を行い、結晶粒径の増大を狙う努力が注がれ
ている。
えうろことが必要である。例えば、デバイス作成に適合
しやすい構造であること、また、デバイス特性(高移動
度、低リーク電流等)が良いことが上げられる。近年で
は、該絶縁体基板上のシリコン膜をビームアニールによ
シ再結晶化を行い、結晶粒径の増大を狙う努力が注がれ
ている。
から、必ずしも種子結晶を用いるSOI構造だけ”’、
’−:+ ji好ましいものではなく、逆にデバイス作成の点から
は種子結晶を用いない方がプロセスの畑られ、1シさを
避けることが可能である。本発明は種子結晶を用いない
構造に類し、基板上に種子結晶領域を必要としないので
、集積化、三次元化に有用である。
’−:+ ji好ましいものではなく、逆にデバイス作成の点から
は種子結晶を用いない方がプロセスの畑られ、1シさを
避けることが可能である。本発明は種子結晶を用いない
構造に類し、基板上に種子結晶領域を必要としないので
、集積化、三次元化に有用である。
先ず、図面を用い、幾つかの従来例′fr:説明する。
第1図は絶縁体基板表面」二に溝を形成し、ビームアニ
ールされた再結晶化シリコン膜が島状に埋め込まれたS
OI基板の断面の模式図である。1は石英ガラス(St
O,)基板で、2は石英ガラス基板1上に加工した溝で
ある。3はビームアニール(レーザビーム、電子ビーム
)された島状シリコン膜である。第1図に示した従来例
では、丙結晶化時の結晶粒成長の衝突を避けることが出
来、デバイス作成との適合性がよいが、港に埋め込まれ
たシリコン膜3にはクラ、りや結晶粒界が見られ、未だ
、単結晶化が不完全である。
ールされた再結晶化シリコン膜が島状に埋め込まれたS
OI基板の断面の模式図である。1は石英ガラス(St
O,)基板で、2は石英ガラス基板1上に加工した溝で
ある。3はビームアニール(レーザビーム、電子ビーム
)された島状シリコン膜である。第1図に示した従来例
では、丙結晶化時の結晶粒成長の衝突を避けることが出
来、デバイス作成との適合性がよいが、港に埋め込まれ
たシリコン膜3にはクラ、りや結晶粒界が見られ、未だ
、単結晶化が不完全である。
第2図は第1図に示17た構造で、溝に埋め込ま、シリ
コン膜である。6はニ酸化ケイ累(StO,)膜、7は
溝、8はビームアニールされた島状シリコン膜である。
コン膜である。6はニ酸化ケイ累(StO,)膜、7は
溝、8はビームアニールされた島状シリコン膜である。
第2図に示したSOI基板では、シリコ(3)
晶化がすみやかに起こり、SOI形成における第1の目
標である再結晶化シリコン膜の大結晶粒化は達成された
。しかしながら、デバイス作成の点から見ると、島状シ
リコン膜8を保持している二酸化ケイ素膜6にクラ、り
の発生が見られ、しかもこのクラックが溝中の島状シリ
コン膜に伝播しているものも見られ、このような絶縁体
膜中のクラック発生も防止する必要がある。
標である再結晶化シリコン膜の大結晶粒化は達成された
。しかしながら、デバイス作成の点から見ると、島状シ
リコン膜8を保持している二酸化ケイ素膜6にクラ、り
の発生が見られ、しかもこのクラックが溝中の島状シリ
コン膜に伝播しているものも見られ、このような絶縁体
膜中のクラック発生も防止する必要がある。
本発明は、種子結晶を用いない絶縁体基板上にビームア
ニールされた島状シリコン膜が形成され、かつ、絶縁体
膜を島状に分離した特徴を有するSOI構造で、上記絶
縁体膜中及び島状シリコン膜中に見られるクラックの発
生を防止することを目的としたもので、島状シリコン膜
の大結晶粒化やデバイス作成の適合性に優れているもの
である。
ニールされた島状シリコン膜が形成され、かつ、絶縁体
膜を島状に分離した特徴を有するSOI構造で、上記絶
縁体膜中及び島状シリコン膜中に見られるクラックの発
生を防止することを目的としたもので、島状シリコン膜
の大結晶粒化やデバイス作成の適合性に優れているもの
である。
10は石英ガラス基板9上に形成された化学気相酸7゛
、X i長法で堆積させた多結晶シリコンの連続膜である。
、X i長法で堆積させた多結晶シリコンの連続膜である。
、、4厚は0・4″・である・11は′す°′膜1°上
に化、j学気相成長法で、堆積した二酸化ケイ素膜であ
る。
に化、j学気相成長法で、堆積した二酸化ケイ素膜であ
る。
膜厚は1μmである。該二酸化ケイ素膜11は幅70〜
200μm帯状の島に分離され、その膜表面に複数の溝
12を有し、ビームアニールされた島状再結晶化シリコ
ン膜13が、該#12に埋め込まれている。島状二酸化
ケイ素膜11の分離幅d、は2μmとした。溝12は通
常のりソグラフィ技術、ドライエツチング技術を用いて
加工1−た、幅20 t’ m s深さ0.6μm、長
さ5龍の平行溝である。再結晶化シリコン膜13は低圧
化学気相成長法で二酸化ケイ素膜11上に堆積させた多
結晶シリコン膜をケミカルーメカニカルボリシングで溝
分離領域上の不必要なポリシリコン膜を取りのぞき、溝
12に埋め込んだ後、アルゴン(Ar)レーザでアニー
ルして得たものである。平行溝12の分離幅d、は15
μmとした。アルゴンレーザアニールの条件は基板温度
300〜450℃、走査速度10〜100mm/S、ビ
ーム−1コン膜13中のクラックの発生が見られなかっ
た。
200μm帯状の島に分離され、その膜表面に複数の溝
12を有し、ビームアニールされた島状再結晶化シリコ
ン膜13が、該#12に埋め込まれている。島状二酸化
ケイ素膜11の分離幅d、は2μmとした。溝12は通
常のりソグラフィ技術、ドライエツチング技術を用いて
加工1−た、幅20 t’ m s深さ0.6μm、長
さ5龍の平行溝である。再結晶化シリコン膜13は低圧
化学気相成長法で二酸化ケイ素膜11上に堆積させた多
結晶シリコン膜をケミカルーメカニカルボリシングで溝
分離領域上の不必要なポリシリコン膜を取りのぞき、溝
12に埋め込んだ後、アルゴン(Ar)レーザでアニー
ルして得たものである。平行溝12の分離幅d、は15
μmとした。アルゴンレーザアニールの条件は基板温度
300〜450℃、走査速度10〜100mm/S、ビ
ーム−1コン膜13中のクラックの発生が見られなかっ
た。
、島状再結晶化シリコン膜13の結晶性を5eccoエ
ッ′、゛チ;ング、電子回折、電子チャネリング法で評
価した′ところ、結晶粒界が見られず、平行溝12の長
手方向に対し゛Cミリメートルオーダの単一結晶粒が得
られており、本発明の膜表面に複数の溝を有する島状に
分離した絶縁体膜を用いても、膜表面の溝に埋め込まれ
た再結晶化シリコン膜の結晶成長は従来例と変わりなく
、進行し、かつ、絶縁体膜中にクラックの発生がないこ
とが明らかとなった。本実施例では、絶縁体基板9とし
て、石英ガラス基板を用いて説明したが、他の絶縁体基
板である、セラミック基板や、シリコン単結晶基板表面
を酸化させて、二酸化ケイ素膜を形成させた基板を用い
ても同1条な結果が得られた。
ッ′、゛チ;ング、電子回折、電子チャネリング法で評
価した′ところ、結晶粒界が見られず、平行溝12の長
手方向に対し゛Cミリメートルオーダの単一結晶粒が得
られており、本発明の膜表面に複数の溝を有する島状に
分離した絶縁体膜を用いても、膜表面の溝に埋め込まれ
た再結晶化シリコン膜の結晶成長は従来例と変わりなく
、進行し、かつ、絶縁体膜中にクラックの発生がないこ
とが明らかとなった。本実施例では、絶縁体基板9とし
て、石英ガラス基板を用いて説明したが、他の絶縁体基
板である、セラミック基板や、シリコン単結晶基板表面
を酸化させて、二酸化ケイ素膜を形成させた基板を用い
ても同1条な結果が得られた。
また、レーザビームだけでなく、軍子ビーム等を用いて
も同様な結果が得られた。本実施例では、帯状に分離し
た島状絶縁体11@を用いた場合について示したが、帯
状に限らず、矩形状の島状絶縁体膜を用いても良く、そ
の場合でも本発明は有効で縁体膜、及び、島状再結晶化
シリコン膜にクラックの発生がなく、1−;品位のデバ
イス形成プロセスに適合する半導体装1d用基板を提供
する仁とができる。
も同様な結果が得られた。本実施例では、帯状に分離し
た島状絶縁体11@を用いた場合について示したが、帯
状に限らず、矩形状の島状絶縁体膜を用いても良く、そ
の場合でも本発明は有効で縁体膜、及び、島状再結晶化
シリコン膜にクラックの発生がなく、1−;品位のデバ
イス形成プロセスに適合する半導体装1d用基板を提供
する仁とができる。
【図面の簡単な説明】
第1図、第2図は本発明の詳細な説明するために、比較
として示した従来例の基板構造の模式的断面図。第3図
は本発明の基板構造の模式的断面図。 1.4.9・・・・・・曲・曲石英ガラス基板。 2.7.12・・・・・・・・・・・・平行溝。 3.8.13・・曲・・・・・・島状シリコン膜。 5.10・・・・・・・・・・曲・・シリコン連続膜。 6・・・・・・・・・−・・・・・・・・・・凹・・二
酸化ケイ素膜。 11・・・・・・中・・・川・曲島状二酸化ケイ素膜。 工業技術院長 63
として示した従来例の基板構造の模式的断面図。第3図
は本発明の基板構造の模式的断面図。 1.4.9・・・・・・曲・曲石英ガラス基板。 2.7.12・・・・・・・・・・・・平行溝。 3.8.13・・曲・・・・・・島状シリコン膜。 5.10・・・・・・・・・・曲・・シリコン連続膜。 6・・・・・・・・・−・・・・・・・・・・凹・・二
酸化ケイ素膜。 11・・・・・・中・・・川・曲島状二酸化ケイ素膜。 工業技術院長 63
Claims (1)
- 【特許請求の範囲】 少なくとも表面に絶縁体層をψI&えた基板上に連□、
。 1体膜がその中に複数の前記Wηを有する島状の絶縁4
膜となっていることを特徴とする半導体装置用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58163296A JPS6055613A (ja) | 1983-09-07 | 1983-09-07 | 半導体装置用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58163296A JPS6055613A (ja) | 1983-09-07 | 1983-09-07 | 半導体装置用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6055613A true JPS6055613A (ja) | 1985-03-30 |
Family
ID=15771127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58163296A Pending JPS6055613A (ja) | 1983-09-07 | 1983-09-07 | 半導体装置用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6055613A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5626064A (en) * | 1979-08-06 | 1981-03-13 | Toray Industries | Production of hard twisted creped knitted fabric |
JPS6155230A (ja) * | 1985-08-02 | 1986-03-19 | 東レ株式会社 | 強ネン糸の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5886716A (ja) * | 1981-11-18 | 1983-05-24 | Nec Corp | 単結晶半導体膜形成法 |
-
1983
- 1983-09-07 JP JP58163296A patent/JPS6055613A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5886716A (ja) * | 1981-11-18 | 1983-05-24 | Nec Corp | 単結晶半導体膜形成法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5626064A (en) * | 1979-08-06 | 1981-03-13 | Toray Industries | Production of hard twisted creped knitted fabric |
JPS6155230A (ja) * | 1985-08-02 | 1986-03-19 | 東レ株式会社 | 強ネン糸の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100869399B1 (ko) | 반도체 재료들에서 선택된 재료층들로 형성된 다층웨이퍼표면처리방법 | |
JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
JPH03132055A (ja) | 半導体基板の製造方法 | |
US20060128116A1 (en) | Manufacturing method of silicon on insulator wafer | |
JP3176072B2 (ja) | 半導体基板の形成方法 | |
KR950012678A (ko) | 반도체 장치의 소자 격리막 제조 방법 | |
US7276430B2 (en) | Manufacturing method of silicon on insulator wafer | |
JP2007329200A (ja) | 半導体装置の製造方法 | |
JP2505736B2 (ja) | 半導体装置の製造方法 | |
JP2699359B2 (ja) | 半導体基板の製造方法 | |
JPS6055613A (ja) | 半導体装置用基板 | |
JPS5886717A (ja) | 単結晶シリコン膜形成法 | |
JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
JPH0488657A (ja) | 半導体装置とその製造方法 | |
JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
JPS5821854A (ja) | 半導体回路素子 | |
JPS61144036A (ja) | 半導体装置およびその製造方法 | |
JPS5951549A (ja) | 集積回路装置の製造方法 | |
JPS63108A (ja) | 半導体素子の製造方法 | |
JPS59104139A (ja) | 半導体集積回路装置 | |
JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
JPS6248040A (ja) | 絶縁分離基板及びその製造方法 | |
JPS6226182B2 (ja) |