JPS6053888B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS6053888B2 JPS6053888B2 JP53085100A JP8510078A JPS6053888B2 JP S6053888 B2 JPS6053888 B2 JP S6053888B2 JP 53085100 A JP53085100 A JP 53085100A JP 8510078 A JP8510078 A JP 8510078A JP S6053888 B2 JPS6053888 B2 JP S6053888B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory
- main memory
- information processing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
この発明は、複数個のプロセッサが主記憶装置を共用
する情報処理システムに関するものである。
する情報処理システムに関するものである。
従来、この種情報処理システムにおいて、主記憶装置
でエラーが発生すると主記憶装置から中央処理装置に対
してエラー報告がなされ、中央処理装置は構成処理装置
は構成制御によりエラーを起こした主記憶装置のユニッ
トを切り離して処理の続行を行なつていた。
でエラーが発生すると主記憶装置から中央処理装置に対
してエラー報告がなされ、中央処理装置は構成処理装置
は構成制御によりエラーを起こした主記憶装置のユニッ
トを切り離して処理の続行を行なつていた。
第１図は従来のマルチプロセッサシステムにおけるデ
ータ処理を示したものである。
ータ処理を示したものである。
図中、各中央処理装置（ＣＰＵ）５からの要求は優先受
付回路４により、それぞれ優先順位が付けられて受付が
行なわれる。エラー検出回路３は記憶装置１への書き込
みデータのチェックと記憶装置１からの読み出しデータ
のチェックを行なう。 ところで、第１図のように複数
台のＣＰＵが主記憶装置を共用するマルチプロセッサシ
ステムにおいて、主記憶装置でメモリエラー（インター
ミツテンドエラーも含む）が発生すると、システムをソ
フトウェア的に凍結してエラー処理を行なうために、次
のような動作が発生する。
付回路４により、それぞれ優先順位が付けられて受付が
行なわれる。エラー検出回路３は記憶装置１への書き込
みデータのチェックと記憶装置１からの読み出しデータ
のチェックを行なう。 ところで、第１図のように複数
台のＣＰＵが主記憶装置を共用するマルチプロセッサシ
ステムにおいて、主記憶装置でメモリエラー（インター
ミツテンドエラーも含む）が発生すると、システムをソ
フトウェア的に凍結してエラー処理を行なうために、次
のような動作が発生する。
すなわち、エラー検出回路３でマシンチェックエラーが
検出されると、その時にりファーした例えばＣＰＵＩへ
マシンチェック割込みａが発生し、ＣＰＵＩはリトライ
不成功だと他のＣＰＵ（この場合だとＣＰＵ２）へマシ
ンチェックエラーの報告をを行う。一方、マルチプロセ
ッサで走つているためにＣＰＵ２の方でも主記憶装置１
へ要求を出した時にマシンチェック割込みａ’を受け、
リトライ不成功だとＣＰＵＩへマシンチェックエラーの
報告を’を行なう。 このように、主記憶装置における
メモリエラー゛（インターミツテンドエラーも含む）の
ために、各ＣＰＵで２重のエラー報告（ＣＰＵＩはａと
を’、ＣＰＵ２はａ’とｂ）を受けるので、それを処理
するハードウェアとしては、多重割込み処理機能、マル
チプロセッサとして必要な、各ＣＰＵ間のダイ・レクト
インターフエイス処理機能等の高級な処理機能を必要と
し、またそれをサポートするソフトウェアも非常に複雑
なものとなるのを免がれなかつた。
検出されると、その時にりファーした例えばＣＰＵＩへ
マシンチェック割込みａが発生し、ＣＰＵＩはリトライ
不成功だと他のＣＰＵ（この場合だとＣＰＵ２）へマシ
ンチェックエラーの報告をを行う。一方、マルチプロセ
ッサで走つているためにＣＰＵ２の方でも主記憶装置１
へ要求を出した時にマシンチェック割込みａ’を受け、
リトライ不成功だとＣＰＵＩへマシンチェックエラーの
報告を’を行なう。 このように、主記憶装置における
メモリエラー゛（インターミツテンドエラーも含む）の
ために、各ＣＰＵで２重のエラー報告（ＣＰＵＩはａと
を’、ＣＰＵ２はａ’とｂ）を受けるので、それを処理
するハードウェアとしては、多重割込み処理機能、マル
チプロセッサとして必要な、各ＣＰＵ間のダイ・レクト
インターフエイス処理機能等の高級な処理機能を必要と
し、またそれをサポートするソフトウェアも非常に複雑
なものとなるのを免がれなかつた。
この発明は、上記のような従来技術の問題点を解決す
べくなされたもので、主記憶装置でメモリエラー（イン
ターミツテンドエラーも含む）が発生した時、それを検
出した主記憶制御装置がエラーデータをりファーしたプ
ロセッサに対して強制的にジャンプ命令（エラー処理ル
ーチンへのジャンプ命令）を発行すると共に主記憶装置
を一時的に凍結してエラー処理を実行するプロセッサ以
外は受付を禁止し、マルチプロセッサシステムがシステ
ムダウンとなることを防止するようにしたものである。
べくなされたもので、主記憶装置でメモリエラー（イン
ターミツテンドエラーも含む）が発生した時、それを検
出した主記憶制御装置がエラーデータをりファーしたプ
ロセッサに対して強制的にジャンプ命令（エラー処理ル
ーチンへのジャンプ命令）を発行すると共に主記憶装置
を一時的に凍結してエラー処理を実行するプロセッサ以
外は受付を禁止し、マルチプロセッサシステムがシステ
ムダウンとなることを防止するようにしたものである。
第２図は本発明の実施例を示すものである。以下、複数
個のマイクロプロセッサ（μＣＰＵ）が主記憶装置を共
用するマルチマイクロプロセッサシステムにおいて、主
記憶装置でメモリエラー（インターミツテンドエラーも
含む）が発生した場合の処理について述べる。第２図に
おいて、μＣＰＵｌより主記憶装置１に要求を出した時
にエラー検出回路３でメモリエラーが検出された場合、
エラー処理装置７に対してメモリエラー報告ａが発生す
る。
個のマイクロプロセッサ（μＣＰＵ）が主記憶装置を共
用するマルチマイクロプロセッサシステムにおいて、主
記憶装置でメモリエラー（インターミツテンドエラーも
含む）が発生した場合の処理について述べる。第２図に
おいて、μＣＰＵｌより主記憶装置１に要求を出した時
にエラー検出回路３でメモリエラーが検出された場合、
エラー処理装置７に対してメモリエラー報告ａが発生す
る。
このエラー報；告を受けたエラー処理装置７は、どのμ
ＣＰＵからのりファーデータでエラーが発生したかを調
べ、りファーしたμＣＰＵ（この例の場合はμＣＰＵｌ
を指すとする）に対しては、エラー処理ルーチン（サブ
メモリ８内に格納されている）へ２のジャンプ命令ｄを
強制的に発行すると共に、メモリ凍結信号ｃを優先受付
回路４に発行して主記憶装置１を一時的に凍結してエラ
ー処理を実行するマイクロプロセッサ以外の受付を禁止
する。一方、エラー処理ルーチンへ移行したμＣＰＵ３
ｌはサブメモリ８を使用してメモリエラーの処理を実行
する。必要なエラー処理終了後、μＣＰＵ゛１はインタ
ーミツテンドエラーに対する回複時間を十分取つてから
メモリ凍結解除信号ｅを発行して主記憶装置１の凍結を
解除すると処理を停止する。この主記憶装置１の凍結が
解除されたことにより、以後、μＣＰＵｌ以外のマイク
ロプロセッサは処理の続行を行なう。このように、最初
にメモリエラーを検出したμ″ＣＰＵはサブメモリを使
用してエラー処理を実行し、その他のμＣＰＵは主記憶
装置の凍結が解除されるまで処理を待たされる。
ＣＰＵからのりファーデータでエラーが発生したかを調
べ、りファーしたμＣＰＵ（この例の場合はμＣＰＵｌ
を指すとする）に対しては、エラー処理ルーチン（サブ
メモリ８内に格納されている）へ２のジャンプ命令ｄを
強制的に発行すると共に、メモリ凍結信号ｃを優先受付
回路４に発行して主記憶装置１を一時的に凍結してエラ
ー処理を実行するマイクロプロセッサ以外の受付を禁止
する。一方、エラー処理ルーチンへ移行したμＣＰＵ３
ｌはサブメモリ８を使用してメモリエラーの処理を実行
する。必要なエラー処理終了後、μＣＰＵ゛１はインタ
ーミツテンドエラーに対する回複時間を十分取つてから
メモリ凍結解除信号ｅを発行して主記憶装置１の凍結を
解除すると処理を停止する。この主記憶装置１の凍結が
解除されたことにより、以後、μＣＰＵｌ以外のマイク
ロプロセッサは処理の続行を行なう。このように、最初
にメモリエラーを検出したμ″ＣＰＵはサブメモリを使
用してエラー処理を実行し、その他のμＣＰＵは主記憶
装置の凍結が解除されるまで処理を待たされる。
なお、メモリエラーの処理及び主記憶装置の凍結解除指
令はサブメモリ内に格納されているエラー処理プログラ
ムに従つて実行される。以上の説明から明らかな如く、
本発明によれば、エラー処理装置とサブメモリを付ける
ことにより、主記憶装置でメモリエラー（インターミツ
テンドエラーも含む）が発生した場合に同一のマシンチ
ェックエラー（メモリエラー）のためにマルチプロセッ
サシステムがシステムダウンとなることを防止すること
ができる。
令はサブメモリ内に格納されているエラー処理プログラ
ムに従つて実行される。以上の説明から明らかな如く、
本発明によれば、エラー処理装置とサブメモリを付ける
ことにより、主記憶装置でメモリエラー（インターミツ
テンドエラーも含む）が発生した場合に同一のマシンチ
ェックエラー（メモリエラー）のためにマルチプロセッ
サシステムがシステムダウンとなることを防止すること
ができる。
第１図は従来のデータ処理システムを示す図、第２図は
本発明の一実施例を示す図である。 １・・・主記憶装置、２・・・主記憶制御装置、３・・
・エラー検出回路、４・・・優先受付回路、５・・・中
央処理装置、６・・・マイクロプロセッサ、７・・・エ
ラー処理装置、８・・・サブメモリ。
本発明の一実施例を示す図である。 １・・・主記憶装置、２・・・主記憶制御装置、３・・
・エラー検出回路、４・・・優先受付回路、５・・・中
央処理装置、６・・・マイクロプロセッサ、７・・・エ
ラー処理装置、８・・・サブメモリ。
Claims (1)
- １ 複数個のプロセッサが主記憶装置を共用する情報処
理システムにおいて、主記憶装置でメモリエラーが発生
した時、そのエラーを検出した主記憶制御装置がエラー
データをリファーしたプロセッサに対して強制的にサブ
メモリ内のエラー処理ルーチンへのジャンプ命令を発行
すると共に主記憶装置を一時的に凍結してエラー処理を
実行するプロセッサ以外の受付を禁止し、エラー処理ル
ーチンへ移行したプロセッサは主記憶装置とは全く別の
サブメモリ内に格納されているエラー処理を実行後、主
記憶装置の凍結を解除して、他のマイクロプロセッサの
処理の続行を行なわせることを特徴とする情報処理シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53085100A JPS6053888B2 (ja) | 1978-07-14 | 1978-07-14 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53085100A JPS6053888B2 (ja) | 1978-07-14 | 1978-07-14 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5513440A JPS5513440A (en) | 1980-01-30 |
| JPS6053888B2 true JPS6053888B2 (ja) | 1985-11-27 |
Family
ID=13849183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53085100A Expired JPS6053888B2 (ja) | 1978-07-14 | 1978-07-14 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053888B2 (ja) |
-
1978
- 1978-07-14 JP JP53085100A patent/JPS6053888B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5513440A (en) | 1980-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU664521B2 (en) | A synchronization control system in a parallel computer | |
| JPS6053888B2 (ja) | 情報処理システム | |
| JPH07104837B2 (ja) | プロセッサの制御方法 | |
| JPS6336023B2 (ja) | ||
| JPS599928B2 (ja) | チヤネル制御方式 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPS6217877Y2 (ja) | ||
| JPS622334B2 (ja) | ||
| JPH01316851A (ja) | チャネル制御方式 | |
| JPH0319574B2 (ja) | ||
| JPH0237066Y2 (ja) | ||
| JPS6252900B2 (ja) | ||
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JPH0113131B2 (ja) | ||
| JPH0236971B2 (ja) | ||
| JPH0820934B2 (ja) | ディスクキャッシュ制御方式 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JPS5829062A (ja) | マイクロコンピユ−タシステム | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH04307652A (ja) | マルチプロセッサ間通信方式 | |
| JPH03269759A (ja) | マルチプロセッサ制御方式 | |
| JPH0560622B2 (ja) | ||
| JPH0354374B2 (ja) | ||
| JPH0239817B2 (ja) | Warikomiseigyohoshiki | |
| JPS5812615B2 (ja) | マイクロプロセツサ制御によるワ−クステ−シヨンアダプタ |