JPH0560622B2 - - Google Patents

Info

Publication number
JPH0560622B2
JPH0560622B2 JP9007886A JP9007886A JPH0560622B2 JP H0560622 B2 JPH0560622 B2 JP H0560622B2 JP 9007886 A JP9007886 A JP 9007886A JP 9007886 A JP9007886 A JP 9007886A JP H0560622 B2 JPH0560622 B2 JP H0560622B2
Authority
JP
Japan
Prior art keywords
processing
interrupt
processor
host processor
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9007886A
Other languages
English (en)
Other versions
JPS62254257A (ja
Inventor
Hiroyuki Kaneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9007886A priority Critical patent/JPS62254257A/ja
Publication of JPS62254257A publication Critical patent/JPS62254257A/ja
Publication of JPH0560622B2 publication Critical patent/JPH0560622B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 〔概要〕 複数のホストプロセツサに接続されたデータ転
送装置において、このデータ転送装置において、
このデータ転送装置はホストプロセツサから依頼
されたプロセスの処理をその処理時間の制約によ
り時間制約部と時間非制約部とに区分し、この時
間非制約部においては他のプロセツサからの割込
みを許容するようにして、ホストプロセツサの待
ち時間を短縮するようにした。
〔産業上の利用分野〕
二つ以上のプロセツサシステム間で、相互のプ
ロセスを交換・処理することは、資源の有効利用
という立場からよく行われる。この時、プロセツ
サ間でのデータの授受の方法には様々のものがあ
るが、本発明は互いに独立・非同期で動作する複
数のホストプロセツサのそれぞれのチヤンネル装
置間に接続され、ホストプロセツサからの処理依
頼の割込みにより起動されてこれらプロセツサ間
のデータ転送を行うようにしたデータ転送装置に
関する。
〔従来の技術〕
このようなデータ転送装置は2つ以上のホスト
プロセツサに同時に親和性を持つているため、本
来独立、非同期な複数のプロセツサシステム間に
あつて、互いを邪魔してしまう様な動作をするこ
とがある。
例えば、2つの情報処理装置に接続されている
場合、一方のプロセツサからの処理依頼を実行中
に他方のプロセツサにおいて異常状態が検出され
ると、異常を検出したシステムは通常、まず自側
システムに接続されている全ての装置に対して、
処理の中止、初期化を促すがこれによつてデータ
転送装置も初期化されてしまい、実行中の一方の
プロセツサから依頼された処理が中断されたり、
無効になつてしまう場合が生ずる。
第2図は、本発明の割込制御方式が適用される
データ転送装置100と2つのホストプロセツサ
110,120との接続関係を示すもので、デー
タ転送装置100はホストプロセツサ110およ
び120のワークステーシヨンチヤネル111,
121に接続され、さらに、芋蔓式にイメージリ
ーダ130、制御コンソール131、プリンタ1
$32などの他のワークステーシヨンが接続され
ていてもよい。このデータ転送装置100は、両
方のホストプロセツサからワークステーシヨンと
して見えることになる。
ワークステーシヨンチヤネルからのワークステ
ーシヨンの制御は通常次のように行なわれる。
ホストプロセツサはワークステーシヨンチヤネ
ルを介してコマンドと必要であればデータをデー
タ転送装置などのワークステーシヨンに与え、こ
れに対しワークステーシヨンは、自分の状態を示
す情報あるいは要求されたデータを一定のプロト
コルに従つてワークステーシヨンチヤネルを介し
てホストプロセツサに返送するが、もし、このプ
ロトコルが守られない場合にはホストプロセツサ
は何等かの異常が発生したと認識する。
第3図はライトコマンドの起動からシーケンス
の終結までを時系列に従つて示したものであり、
その動作をこの図に付した符号に対応させて説明
すると、 ワークステーシヨンチヤネルからライトコマ
ンドが出される。
このコマンドはワークステーシヨンへ割込を
発生する。
ワークステーシヨンはライトコマンド起動を
認識し、コマンドのアクノレツジを返送する。
ホストプロセツサはワークステーシヨンがデ
ータの受付準備完了を提示するまでポーリング
を繰り返す。
ワークステーシヨンは、データの受付準備が
完了すると、ホストプロセツサからのポーリン
グに対して準備完了信号を出す。
ホストプロセツサはこの準備完了信号を認識
すると、準備完了認識信号をワークステーシヨ
ンに送出し、この信号はワークステーシヨンへ
割込を発生する。
ワークステーシヨンは準備完了認識信号のア
クノレツジを返送する。
データがワークステーシヨンチヤネルを経て
ホストプロセツサから転送される。
ホストプロセツサからデータが転送されたこ
とによる割込を受けて、ワークステーシヨンは
データのアクノレツジと、転送終了の状態をワ
ークステーシヨンチヤネルに通知する。
ワークステーシヨンチヤネルはデータの転送
が終了したことを認識すると、終了確認信号を
送出する。
終了確認信号はワークステーシヨンへ割込を
発生する。
ワークステーシヨンは終了確認信号のアクノ
レツジを返送する。
以上のように、この例ではワークステーシヨン
チヤネルからワークステーシヨンに対して、
、およびと合計4回の割込が発生する。
従来、複数のホストプロセツサに接続される情
報処理装置においては、一つのホストプロセツサ
から依頼された処理の実行、すなわち上記の第3
図に示したような一連の処理を終了するまでは他
のホストプロセツサからの処理依頼を受付けるこ
とができなかつた。
〔発明が解決しようとする問題点〕
本発明の目的は、上記のデータ転送装置のよう
な従来の情報処理装置においては、一つのホスト
プロセツサから依頼された処理を終了するまでは
他のホストプロセツサがこの情報処理装置に何か
の仕事を依頼しようとしても、この情報処理装置
が空くまで待ち合わせる必要があつたが、このよ
うな割込制御の無駄を省き、また非同期動作する
複数のホストプロセツサシステム間の不整合を未
然に防ぐことができる新規な割込制御方式を提供
することにある。
〔問題点を解決するための手段〕
第1図は本発明の原理的構成を示すブロツク図
であつて、データ転送装置10はホストプロセツ
サ201および202のそれぞれのワークステーシ
ヨンチヤンネル211,212に接続されたシリア
ルインタフエース121,122を備え、これらの
シリアルインタフエース12からは他のワークス
テーシヨン221,222などが更に芋蔓式に接続
されていてもよい。
上記のデータ転送装置10のマイクロプロセツ
サ11からのバス13には上記シリアルインタフ
エース121,122が接続されるとともに、割込
ベクタレジスタ14、スタツクポインタ15、プ
ロセス用スタツク16およびフラグレジスタ17
が接続されるが、これらはマイクロプロセツサ1
1内のランダムアクセスメモリの領域を分割して
構成されてもよいことは明らかであろう。
この割込ベクタレジスタ14は割込みが発生し
たときの処理を行うプログラムの先頭アドレスを
収容しておくレジスタであり、この割込ベクタレ
ジスタ内の処理アドレスレジスタ141はワーク
ステーシヨンチヤネルからの起動によつて発生す
る割込時にベクトルアドレスを与えるためのレジ
スタであり、復帰アドレスレジスタA142およ
び復帰アドレスレジスタB143はそれぞれホス
トプロセツサ201および202から依頼されたプ
ロセスの処理を終了したときに復帰する復帰アド
レスをストアするものである。
プロセス用スタツク16は、プロセスの処理に
必要なデータ、プログラムなどの情報資源を退避
するレジスタであり、ホストプロセツサ201
らのプロセスAおよびホストプロセツサ202
らのプロセスB用として2組のスタツク161
162とを備えており、割込フラグレジスタ17
はホストプロセツサ201あるいは202のどちら
からの割込みであるかを示すフラグをストアする
割込フラグレジスタである。
更に、本発明の実施態様として、一方のホスト
プロセツサから依頼されたプロセスの実行中に他
方のホストプロセツサから依頼されたプロセスの
実行を許可することを示す保留フラグをストアす
る保留フラグレジスタ18を設けた。
なお、ダイレクトメモリーアクセスを行う場合
には、各プロセツサ201,202にそれぞれ対応
してダイレクトメモリーアクセスコントローラ1
1,192を設けることができるが、本発明とは
直接関連しないのでその説明は省略する。
〔作用〕
第3図に示したシーケンスにおけるようなワー
クステーシヨンチヤネルからの割込みとその割込
みに対するワークステーシヨンでの処理を一つの
処理単位とすると第4図aに示すように時間制約
部と時間非制約部との組み合わせで表わされ、上
記第3図図示の一連のシーケンスは第4図bのよ
うに複数の処理単位を割込によつてそれぞれ起動
していることになる。
この第4図aに斜線で示した時間制約部とは、
ホストプロセツサ20とデータ転送装置10の間
のプロトコル上一定時間以内に終わらせなければ
ならない処理をする部分であり、例えばワークス
テーシヨンチヤネルからの割込みに対しては一定
の時間内にワークステーシヨンからアクノレツジ
を返送しなければならず、もしこのアクノレツジ
が返送されなければワークステーシヨンなどに異
常が発生したものと認識されるようなものであ
り、時間非制約部とはこのような処理時間の制約
のない処理をする部分である。
初期状態ではプロセス用スタツクA161には
ホストプロセツサ201からプロセスAの処理依
頼があつたときにその処理を実行するための先頭
アドレスが、またプロセス用スタツクB162
はホストプロセツサ202からプロセツサBの処
理依頼があつたときにその処理をするための先頭
アドレスがそれぞれストアされる。
いずれかのホストプロセツサ20から割込みが
あると、プロセツサ11は処理アドレスレジスタ
141からの処理先頭アドレスにより処理を開始
し、その割込みを行つたホストプロセツサを識別
して、復帰アドレスレジスタ14のそのホストプ
ロセツサに対応するいずれかのレジスタ141
るいは142にこの割込みによる仕事が終了した
ときに復帰するアドレスをストアするとともに、
割込フラグレジスタ17の割込んだプロセツサ側
にフラグをセツトし、さらにスタツクポインタ1
5に割込んだプロセスをストアすることによつて
プロセス用スタツク16をポツプアツプしてこの
プロセスを実行する。
そして、時間制約部の処理が終了すると復帰ア
ドレスレジスタ14がストアしているアドレスに
よりプロセツサ11自身が処理を行う制御部の動
作に戻り、他のプロセツサからの割込みの有無あ
るいは異常をチエツクし、これらがなければ再び
時間非制約部の処理を行うが他のプロセツサから
の割込みがあればそのプロセスの時間制約部の処
理を行う。
もし、時間非制約部の処理の実行中の他のプロ
セツサからの割込みがあると、その処理を中断し
て割込まれたプロセスの時間制約部の処理を行う
ので、その処理を行うための先頭アドレスを時間
非制約部の処理の開始に先立つて処理アドレスレ
ジスタ141にセツトしておく。
もしこのような割込みがあつた場合には、時間
制約部の処理が終了すると先に中断した時間非制
約部の処理を再開するが、このときにはこの中断
されたプロセスの時間非制約部の先頭アドレスが
プロセス用スタツクの対応するプロセス側にスト
アされているので、スタツクポインタをこのプロ
セス側に切り換えるだけでこの処理を実行するこ
とができる。
本発明の一つの実施態様として、第4図cに示
すように、時間制約部と時間非制約部とからなる
第4図aのシーケンスの時間非制約部中のリセツ
ト命令、初期化命令など他のプロセツサの処理に
影響を及ぼす命令の前に保留点Pを予め設けてお
き、この保留点まで処理が進行したときにプロセ
ツサ11が中断中のプロセスの有無をチエツクし
て、このようなプロセスがあればその処理を優先
して行うことにより、中断中のプロセスの処理が
無効にされたりすることがないようにすることが
できるが、この制御を行うためにこの保留点Pに
おいて保留レジスタ18の対応するプロセス側に
フラグをセツトするようにする。
〔実施例〕
第5図は本発明によるデータ転送装置10の実
施例の動作を示すもので、最上段はプロセツサ1
1自体が処理を行う制御部であつて、斜線で示し
た部分は後述の初期状態であり、枠で示した部分
は他のホストプロセツサからの割込みあるいは異
常を検出する期間を示すものである。中段はプロ
セツサ201から依頼されたプロセスAの仕事を
処理する動作モード、下段はプロセツサ202
ら依頼されたプロセスBの仕事を処理する動作モ
ードを例示したものである。
この第5図に示した動作を第1図に示した構成
を引用して説明するが、この第5図にで示した
のはプロセツサ11がプロセツサ201あるいは
プロセツサ202からの割込みを持つ初期状態、
は他のホストプロセツサからの割込みあるいは
システムの異常をプロセツサ11がチエツクする
期間、は上記の時間制約部、は同じく時間非
制約部であり、、の添字A,Bはプロセス
A,Bについての処理であることを示す。
また、この第5図aは、プロセツサ201から
のプロセスAの時間非制約部の処理中にプロセツ
サ202のプロセスBからの割込みがあつた場合
の例を、同図bはプロセスAの時間制約部の処理
中にプロセツサ202のプロセスBからの割込み
があつた場合の例を示すもので、横方向の時間軸
は適宜の値であるが、後述する同図cをふくめて
互いに同一の値として示してある。
(1) 第5図aに示す初期状態1では、ホストプ
ロセツサ201およびホストプロセツサ202
らの処理依頼に対応するプロセスの開始アドレ
スをそれぞれホストプロセツサ201用のスタ
ツク161およびホストプロセツサ202用のス
タツク162の開始アドレス格納領域にセツト
しておき、上記制御部の処理を行いながらホス
トプロセツサ20からの割込みを監視する。
(2) ホストプロセツサ201から割込みがあると、
第5図aの1の期間に、どちらのホストプロ
セツサからの割込みであるかをプロセツサ11
が識別し、ホストプロセツサ201からの割込
みであるから割込みベクタレジスタ復帰アドレ
スレジスタA142にこの割込みによる仕事の
処理を終了したときに復帰するアドレスをセツ
トし、スタツクポインタ15はホストプロセツ
サ201からのプロセスAの割込みであること
を示すためにA側にセツトし、プロセスA用の
スタツクA161をポツプアツプする。
その終了後のAの期間にこのプロセスAの処
理を行うがこの処理は時間制約部の処理である。
(3) この時間制約部Aの処理中に第5図bに示
すような他のホストプロセツサ202からのプ
ロセスBの割込み要求があつてもその割込み要
求は保留され、プロセスAについての処理が続
行される。
(4) そして時間制約部Aの処理を終了すると割
込ベクタレジスタ14の復帰アドレスレジスタ
A142がストアしているアドレスに復帰する
ことにより一旦処理を中断して制御部2へ戻
り、プロセスA用のスタツク161にこの時間
制約部Aに後続する時間非制約部Aの先頭
アドレスをストアする。この制御部2におい
ては他のホストプロセツサからの割込みの有無
あるいは異常の有無をチエツクする。
(5) これらの割込みあるいは異常がなければ第5
図aに示すように、制御部1と同様に復帰ア
ドレスを割込ベクタレジスタ14の復帰アドレ
スレジスタA142にセツトするとともに、こ
の処理は時間非制約部の処理であるから他のホ
ストプロセツサからの割込みを許容し得るので
割込ベクタレジスタ14の処理アドレスレジス
タ141に他のホストプロセツサから割込みが
発生したときに開始する処理の先頭アドレスを
セツトした後、ホストプロセツサ201に対す
る時間非制約部の処理A1に復帰する。
この復帰は、プロセスA用のスタツク161
ストアされている時間非制約部Aの先頭アドレ
スをスタツクポインタ15をA側にしてポツプア
ツプすることにより実行される。
(6) この時間非制約部Aの処理中にプロセツサ
202のプロセスBからの割込みが発生すると
その処理を中断して制御部3に戻り、プロセ
スBの時間制約部Bの処理を開始する。
(7) この時間制約部Bの処理を終了すると制御
4に戻り、中断中の仕事の有無、他のプロ
セツサからの割込みの有無あるいは異常の有無
をチエツクするが、プロセスAの時間非制約部
の処理Aが中断しているのでこの処理A1
を実行する。
(8) この処理A1が終了すると再び制御部5
戻り、上記(7)と同様にしてプロセスBの時間非
制約部Bの処理を行い、それが終了すると制
御部6に戻り、プロセツサ20からの割込み
がなければ、(1)で述べたような初期状態1
維持して次の割込みに備える。
上記した第5図aのAの処理中あるいは2
の制御部の処理中にプロセツサ202のプロセス
Bからの割込みがあつた場合のシーケンスを同図
bにより説明するが、上記(1)乃至(4)までの状態は
同一であるので説明を省略し、(5)以降の処理につ
いて説明する。
(5)′ 上記の時間制約部Aの処理中に他のホス
トプロセツサ202からの割込み要求があつた
とすると、第5図bに示すように、処理中のプ
ロセスA側の時間制約部Aの処理の終了を持
つてA側プロセスの処理を一時中断し、割込み
をかけた側のプロセスBの時間制約部の処理
B′に移行する。
この移行には、割込ベクタレジスタ14の処理
アドレスレジスタ141にストアされているアド
レスが使用される。
(6)′ この新たな割込みの時間制約部の処理
B′が終了すると、上記(3)と同様な手順で処理
は制御部3′に戻り、一時中断していたプロセ
スA側の時間非制約部の処理A′を再開する。
(7)′ このプロセスAの時間非制約部の処理
A′が終了すると処理は再び制御部4′に戻り、
B′で時間制約部の処理を終了しているホス
トプロセツサ202からのプロセスBの時間非
制約部の処理B′を開始し、この処理が終了
すると制御部5に戻り、両ホストプロセツサ
から新たな割込みがなければ処理は一巡して(1)
で説明したような初期状態2を保つ。
上記のように複数のホストプロセツサがあると
き、一方のホストプロセツサから依頼された仕事
の処理中に他方のホストプロセツサからの割込み
によつて初期化などの命令が指示されると、上記
一方のホストプロセツサからの依頼による処理の
途中でプロセツサの初期化が行われてじまい、デ
ータやプログラムが消滅することになる。
本発明の一つの実施態様として、このような欠
点を除去するために、第4図cに示したように、
時間非制約部の例えばリセツト命令あるいは初期
化命令などの前に保留を行う保留点Pを予め指定
しておき、この保留点においては保留フラグをフ
ラグレジスタ18の対応するプロセス側にセツト
し、第5図cについて後に詳細に説明するよう
に、他のホストプロセツサからの割込み要求の有
無あるいは他のホストプロセツサからの時間非制
約部に末処理の部分が残つていないかをチエツク
し、もし割込み要求あるいは未処理の部分があれ
ばこれらの処理を先に実行するようにして上記の
欠点を除去するようにすることができる。
第5図cは、同図bと同様な処理シーケンスに
おいて、プロセスAの時間非制約部A′に上記
の保留点を設けた場合の例を示すもので、第3図
bの時間非制約部A′に対応する同図cの時間
非制約部A″の処理中に、この時間非制約部に
予め設けられた保留点をプロセツサ11が検出す
るとプロセツサ11の処理は制御部4″に戻り、
処理を中断している仕事の有無をチエツクする
が、この例ではプロセスBの時間非制約部
B′の処理が残つているのでその処理を行い、そ
れが終了すれば制御部5″に戻り、他に中断中の
仕事がないことを確認した後にプロセスAの時間
非制約部A1″の保留点以降の処理A2″を実行
するようにする。
〔発明の効果〕 本発明によれば、処理を時間制約部と時間非制
約部とに分割し、時間非制約部においては他のホ
ストプロセツサからの割込みを許容することによ
りホストプロセツサの待ち合わせの時間を著しく
短縮することが少ない資源で複雑なプロセスの切
り換え制御が容易にでき、また資源が少ないの
で、切り換えのためのオーバヘツドも小さく、時
間的なロスはほとんどない、という効果がある。
そして、保留機能により、プロセスAとBの間
で相手側に処理と同期していないと不都合の発生
するリセツト、イレーズライトコマンドなどの実
行に際しても相手側プロセスの処理を終了させて
からこれらの命令を実行するので、必要なデータ
を消滅あるいは誤処理を生ずるのを防止できると
いう格別の効果を達成することができる。
【図面の簡単な説明】
第1図は、本発明の原理的構成を示すブロツク
図、第2図は本発明が適用されるプロセツサシス
テムの例を示すブロツク図、第3図は本発明が適
用されるプロセツサシステムにおける処理のシー
ケンスを示す図、第4図は本発明による処理シー
ケンスを説明する図、第5図は本発明による処理
シーケンスの実施例を示す図である。 10はデータ転送装置、20はホストプロセツ
サ、11はプロセツサ、12はシリアルインタフ
エース、141は処理アドレスレジスタ、142
143は復帰アドレスレジスタ、15はスタツク
ポインタ、16はプロセス用スタツク、17は割
込フラグレジスタ、18は保留フラグレジスタで
ある。

Claims (1)

  1. 【特許請求の範囲】 1 2つ以上のホストプロセツサシステム201
    202に同時に接続され、これら両プロセツサシ
    ステムとの間で相互にデータ授受を請け負い、そ
    の動作の起動が上記ホストプロセツサシステムか
    らの処理依頼割込によつて行われるデータ転送装
    置10において、 上記ホストプロセツサシステムから依頼された
    プロセスの実行に必要な情報資源を退避するプロ
    セス用スタツク16と、 上記ホストプロセツサシステムからの割込みに
    よるプロセス処理の依頼があつたときに、このプ
    ロセスを処理するための先頭アドレスをストアす
    る処理アドレスレジスタ141と、 ホストプロセツサから依頼されたプロセスの処
    理を終了したときに制御部の処理に復帰するため
    の先頭アドレスをストアする復帰アドレスレジス
    タ142,143と、 割込みを行つたホストプロセツサを区別してス
    トアする割込フラグレジスタ15と、 あるプロセスの時間非制約部の実行中に他のホ
    ストプロセツサからの割込みにより他のプロセス
    の処理を依頼されたときに行うべき処理の先頭ア
    ドレスをストアするレジスタ17と、前記プロセ
    ス用スタツク16、処理アドレスレジスタ141
    復帰アドレスレジスタ142,143、割込フラグ
    レジスタ15およびレジスタ17の書込み・読出
    しを制御するとともに、プロセスの時間制約部の
    処理中は他のホストプロセツサからの割込みがあ
    つて処理中の処理を続行し、プロセスの時間非制
    約部の処理中は上記他のホストプロセツサから割
    込まれたプロセスの処理を行うように制御するプ
    ロセツサ11と を備えることを特徴とするデータ転送装置におけ
    る割込制御装置。 2 前記プロセツサ11は、プロセスの処理が進
    行してプロセスの時間非制約部に予め設けられた
    保留点に到達したときにフラグレジスタ18を当
    該プロセス側にセツトするとともに、このプロセ
    ツサ11が他のプロセスの時間非制約部に未処理
    の部分が残つているか否かをチエツクし、もし他
    のプロセスに未処理の部分があればこれらの処理
    を先に実行するようにしたことを特徴とする特許
    請求の範囲第1項記載のデータ転送装置における
    割込制御装置。
JP9007886A 1986-04-21 1986-04-21 データ転送装置における割込制御装置 Granted JPS62254257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9007886A JPS62254257A (ja) 1986-04-21 1986-04-21 データ転送装置における割込制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9007886A JPS62254257A (ja) 1986-04-21 1986-04-21 データ転送装置における割込制御装置

Publications (2)

Publication Number Publication Date
JPS62254257A JPS62254257A (ja) 1987-11-06
JPH0560622B2 true JPH0560622B2 (ja) 1993-09-02

Family

ID=13988486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9007886A Granted JPS62254257A (ja) 1986-04-21 1986-04-21 データ転送装置における割込制御装置

Country Status (1)

Country Link
JP (1) JPS62254257A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022580A (ja) * 1988-06-13 1990-01-08 Fuji Xerox Co Ltd 記録装置の通信方式

Also Published As

Publication number Publication date
JPS62254257A (ja) 1987-11-06

Similar Documents

Publication Publication Date Title
US5937200A (en) Using firmware to enhance the functionality of a controller
JP3055917B2 (ja) データ転送制御装置
JPH0560622B2 (ja)
US8151028B2 (en) Information processing apparatus and control method thereof
JP2723388B2 (ja) プロセッサモジュールの内部バス制御方法及び情処理装置
JPS62177653A (ja) 共有メモリ制御方式
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPS63286949A (ja) バス制御方式
JPH0424733B2 (ja)
JPH0431421B2 (ja)
JPH01316851A (ja) チャネル制御方式
JPS6217877Y2 (ja)
JPH02730B2 (ja)
JPS63826B2 (ja)
JPS5920128B2 (ja) 入出力制御装置
JPS62108642A (ja) 障害監視方式
JPS5829062A (ja) マイクロコンピユ−タシステム
JPH0248759A (ja) チャネルアダプタ制御方式
JPH05250332A (ja) 電子機器
JPS5932809B2 (ja) Dmaチヤネルのバス使用権制御方法
JPS58129525A (ja) デ−タ処理システムのデ−タ入出力制御方法
JPS5812615B2 (ja) マイクロプロセツサ制御によるワ−クステ−シヨンアダプタ
JPH0474248A (ja) 起動受付装置及び方法
JPS6116103B2 (ja)
JPH03255598A (ja) ファイル処理装置