JPS62177653A - 共有メモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、複数の計算機と、これら計算機により共有
される共有メモリ装置とを備えた計算機システムに係り
、特に共有メモリ装置アクセスに対する計算機間の排他
制御のための共有メモリ制御方式に関する。

［発明の技術的背景］ 従来、この種のシステムにおける共有メモリ制御（共有
メモリ装置アクセスに対する計算機間の排他制御）は、
テスト・アンド・セット命令（ＴＥＳＴ＆ＳＥＴ命令；
以下、ＴＡＳ命令と称する）を用いて行なわれていた。

このＴＡＳ命令は、共有メモリ装置（内の共有メモリ）
の所定番地に対するリード・モディファイ・ライトによ
り同番地に用意された排他制御用フラグのテスト・アン
ド・セット（Ｔｅｓｔ　ａｎｄ　５ｅｔ）を行なうため
のもので、このリードからライトの間（ＴＡＳ命令実行
の間）は他計算機からのメモリアクセスは禁止され排他
制御が行なわれる。このＴＡＳ命令は、例えばＯ８（オ
ペレーティングシステム）で多用されるリスト機能、待
ち行列側’ＩＩＡＲ能（以下、Ｑ’ＵＥと称する）等を
実現する場合に用いられる。

即ち、共有メモリ内にリスト或はＱｔＪＥを作成する場
合には、ＴＡＳ命令により計算機間の排他制御が行なわ
れ、その上でリスト或はＱＵＥの内容の参照、書換えが
行なわれる。

さて近年は、計算機の高機能化に伴い、上記の操作が１
命令で実行可能な命令排他制御様能付リスト命令、命令
排他側ｍ機能付機能ＱＵＥ命令等が用いられるようにな
ってきている。この種命令排他制御機能付命令（以下、
インタロック付命令と称する）は、従来は複合命令とし
てマイクロブ゛ログラムにより制御することで、即ちＴ
ＡＳ命令と他の命令（リスト命令、ＱＵＥ命令等）を組
合わせた形で１命令として動作できるようにすることで
実現されていた。

［背景技術の問題点］ 上記した従来の方式では、インタロック付命令の実行期
間中は、他の計算機は共有メモリアクセスに対する排他
制御を受けるため、リスト命令およびＱＵＥ命令など命
令処理時間が長い場合には、他の計算機がインタロック
付命令を行なおうとすると長時間待たされる問題があっ
た。また、ＴＡＳ実行に伴う計算機、共有メモリ装置間
の情報授受が煩雑であり、特に排他制御用フラグがセッ
ト状態にあるために排他制御を受けた場合には、その計
算機は再度ＴＡＳ命令を実行しなければならない問題が
あった。

［発明の目的］ この発明は上記事情に鑑みてなされたものでその目的は
、インタロック付命令実行の全期間に亙っで他の計算機
が共有メモリアクセスに対する排他制御を受ける状態を
回避することが可能な共有メモリ制御方式を提供するこ
とにある。

この発明の他の目的は、テスト・アンド・セット（ＴＡ
Ｓ）実行に伴う計算機、共有メモリ装置間の情報授受の
手順の簡略化が図れる共有メモリ制御方式を提供するこ
とにある。

［発明の概要］ この発明によれば、複数の計算機と、これら計算機によ
り共有される共有メモリ装置とを備えた計算機システム
に適用される共有メモリ制御方式が提供される。計算機
に用意されたアクセス指定手段は、メモリアクセス要求
時に、インタロック設定付リードおよびインタロック解
除付ライトを含むメモリアクセス種類の１つをメモリア
クセス要求情報の一部として共有メモリ装置に転送する
。

この共有メモリ装置には、排他制御用フリップフロップ
と、第１および第２共有メモリ制御手段と、再試行手段
とが用意されている。第１共有メモリ制御手段は、アク
セス指定手段からのメモリアクセス要求情報に従ってメ
モリアクセス制御を行なうもので、同情報中でインタロ
ック設定付リードが指定されている場合には、上記フリ
ップフロップがリセット状態にあれば同フリップフロッ
プをセットして対応するリードデータをアクセス要求元
の計算機に返し、セット状態にあれば上記メモリアクセ
ス要求情報を一時保持する。再試行手段は、第１共有メ
モリ制御手段により保持されたメモリアクセス要求情報
を適宜取出して同要求情報の指定する処理を再試行する
。また、第２共有メモリ制御手段は、インタロック解除
付ライトが指定された場合には指定されたメモリライト
処理を行なってフリップフロップをリセットする。

上記の構成によれば、テスト・アンド・セット（ＴＡＳ
）とメモリリードとが１回の手続きで行なえ、しかも計
算機はＴＡＳ失敗時にも再度メモリアクセス要求情報を
共有メモリ装置に転送する必要がない。また計算機は、
インタロック付命令を実行する場合に、一連の処理の中
で排他制御が必要となる処理過程の先頭ステップでイン
タロック設定付リードを用い、最終ステップでインタロ
ック解除付ライトを用いることで、インタロック期間を
必要最小限に抑えることができる。

［発明の実施例コ 第１図はこの発明を適用する計算機システムの一実施例
を示すブロック構成図である。同図において、１１．１
２は計算機、１３．１４は計算機１１．１２の主メモリ
である。１５は計算機１１．１２により共有される共有
メモリ装置であり、共有メモリ１６および共有メモリ制
御部１１から成る。１８．１９は計算＠　Ｉｔ。

１２と共有メモリ装置１５（の共有メモリ制卸部１７）
とを接続するための信号線群である。

第２図は信号線群１８．１９の構成を示す。信号線群１
８．１９は、アドレス情報Ａ転送用のアドレス線２１（
３２ビツト）、データＤ転送用のデータ線２２（３２ビ
ツト）、および制御情報転送用の制御線２３（３２ビツ
ト）から成る。制御線２３は、共有メモリ装置１５に対
するアクセス要求元計算機を示す識別子（ＩＤ情報）転
送用ＩＤ情報線２４（１６ビツト）、およびメモリアク
セスの種類を示すファンクション情報Ｆ（５ビツト）転
送用ファンクション情報線２５（１６ビツト、下位の５
ビツトが有効）から成る。

第３図はファンクション情報〈５ビツト）とメモリアク
セス種類との対応を示す。この実施例において、ファン
クション情報で示されるメモリアクセス種類（アクセス
モード）は、リード（通常のメモリリードアクセス）、
ライト（通常のメモリライトアクセス）、ＴＡＳ（テス
ト・アンド・セット）、インタロック設定付リードおよ
びインタロック解除付ライトの５種類である。ここでイ
ンタロック設定付リードは、後述するインタロック用フ
リップフロップ３９に対するＴＡＳ、（テスト・アンド
・セット）と、メモリリードとを指定し、インタロック
解除付ライトは、インタロック用フリップフロップ３９
に対するリセットと、メモリライトとを指定する。

再び第１図を参照すると、共有メモリ制師部１７におい
て、３１はリード要求バッファ、３２はライト要求バッ
ファである。リード要求バッファ３１にはメモリリード
に関するメモリアクセス要求情報がバラフッスロット番
号Ｓと共に一時記憶され、ライト要求バッフ？３２には
モリライトに関するメモリアクセス要求情報が一時記憶
されるようになっている。３３は共有メモリ制御部１７
全体を制御するマイクロプロセッサ、３４はマイクロプ
ロセッサ３３から供給されるメモリアクセス要求情報ま
たは信号線群１８．１９経由で転送されるメモリアクセ
ス要求情報を要求バッファ３１．３２に出力するオアゲ
ート（ＯＲ）である。

３５は要求バッフＦ３１．３２にスタックされたメモリ
アクセス要求情報に従って共有メモリ１６をアクセスす
るアクセス制御部である。アクセス制御部３５は、上記
のアクセス制御のために、メモリアクセス要求情報中の
ファンクション情報Ｆをデコードするデコーダ（図示せ
ず）を内蔵している。このデコーダは、ファンクション
情報Ｆがインタロック解除付ライトを示している場合、
インタロック用フリップフロップ３９をリセットするた
めのリセット信号３６ａを発生するようになっている。

またアクセス制御部３５は、共有メモリ１６をリードア
クセスした場合、そのリードデータＲＤと、対応するメ
モリアクセス要求情報中のＩＤ情報並びにファンクショ
ン情報Ｆと、要求情報に付加されているバッファスロッ
ト番号Ｓとを出力すると共に、リードアン′す割込み信
号３６ｂを出力するようになっている。３７はアクセス
制御部３５から出力されたリードデータＲＤおよびＩＤ
情報をリードアクセス要求元に出力するためのドライバ
（Ｄ）、３８はインタロック設定付リードの再試行が必
要なメモリアクセス情報を一時記憶する再試行要求バッ
ファである。３９はインタロック用（排他副葬用）フリ
ップフロップ（以下、Ｆ／Ｆと称する）、４０はＦ　／
　Ｆ　３９のセット状態からリセット状態への状態遷移
を検出してＦ／Ｆリセット割込み信号４１をマイクロプ
ロセッサ３３に出力する割込み回路である。

次に、この発明の一実施例の動作を第４図乃至第６図の
フローチャートを参照して説明する。

まず、この実施例におけるインタロック付命令では、従
来のように、その命令の実行開始から終了までの全期間
に亙って排他制御するようにはなっていない。これは、
例えばリスト処理やＱＵＥ処理を行なうインタロック付
命令の実行においては、（共有メモリ１６の）特定の領
域の書換え時のみ排他がとられれば良いことに着目した
ことによる。さて、この種の書換えにおいては、リード
アクセスから始まり、ライトアクセスで終了するように
処理手順を組立てることができる。そこで、この実施例
では、インタロック付命令実行に必要な一連の処理手順
において、メモリアクセスの排他が必要な書替えの先頭
ステップ（最初のメモリアクセス）に、第４図に示すよ
うにインタロック設定付リードを用意し、最終ステップ
（最後のメモリアクセス）にインタロック解除付ライト
を用意するようにしている。

今、計算［１から共有メモリ制御部１１に、インタロッ
ク設定付リードを示すメモリアクセス要求情報が信号線
群１８経由で転送されたものとする。

この要求情報は、オアゲート３４経出でリード要求バッ
ファ３１に導かれ、同バッファ３１の空きスロットに格
納される。そして、リード要求バッファ３１に格納され
たインタロック設定付リード指定のメモリアクセス要求
情報が、同情報の格納先バッファスロット番号Ｓと共に
、アクセス制御部３５により取出されたものとする。ア
クセス制御部３５は、この要求情報に従って共有メモリ
１６に対するアクセス動作を行なう。要求情報がインタ
ロック設定付リードを指定しているこの例では、アクセ
ス制御部３５は共有メモリ１６をリードアクセスし、そ
のリードデータＲＤを要求情報中のＩＤ情報と共にドラ
イバ３７に出力する。またアクセス制御部３５は、要求
情報中のファンクション情報Ｆおよび要求情報に付加さ
れているスロット番号Ｓを、リードアンサ割込み信号３
６ｂと共に、マイクロプロセッサ３３に出力する。

マイクロプロセッサ３３は、アクセス制御部３５からの
リードアンサ割込み信号３６を検出すると、第５図のフ
ローチャートに示すリードアンサ割込み処理ルーチンを
実行する。まずマイクロプロセッサ３３は、アクセス制
御部３５からのファンクション情報Ｆを参照し、リード
アンサ割込みがインタロック設定付リードによるものか
通常のリードによるものかを判定する（ステップ５１１
）。ステップＳ１１の判定がＹＥＳの場合、即ちリード
アン（ト割込みが本実施例のようにインタロック設定付
り一ドによるものである場合、マイクロプロセッサ３３
は以下に述べるＴＡＳ　（テスト・アンド・セット）を
行なう。即ちマイクロプロセッサ３３は、まずＦ　／　
Ｆ　３９の出力を読取り、同Ｆ　／　Ｆ　３９がかリセ
ット状態にあるか否かの判定を行なう（ステップ５１２
）。Ｆ　／　Ｆ　３９がリセット状態にある場合、マイ
クロプロセッサ３３はＦ　／　Ｆ　３９をセットしてイ
ンタロックをかけ、しかる後ドライバ３７に出力されて
いるリードデータを１０情報の示すアクセス要求元計算
機（ここでは計算機１１）に転送せしめる（ステップＳ
１３〉。これにより、計算機１１は、ＴＡＳ処理とメモ
リアクセスとを１回の手順で行なうことができる。なお
上記のリードデータは、実際には、ＩＤ情報と共に信号
線群１８．１９経由で計算Ｖｓ１１．１２に転送される
。このリードデータは、ＩＤ情報で示されている計算機
（ここでは計算機１１）だけに取込まれるので、同計算
機だけにり−ドデータを転送した場合と等価である。

一方、Ｆ　／　Ｆ　３９がセット状態にある場合、マイ
クロプロセッサ３３は、アクセス制御部３５からのスロ
ット番号Ｓの指定するリード要求バッファ３１内スロツ
ト位置に格納されているメモリアクセス要求情報を同バ
ッファ３１から取込み、再試行の対象となるメモリアク
セス要求情報として再試行要求バッファ３８にスタック
する（ステップ５１４）。即ち、インタロック設定付リ
ード指定時にＦ　／　Ｆ　３９がセット状態にある場合
には、マイクロプロセッサ３３はアクセス要求元へのリ
ードデータ転送を禁止する。これは、インタロック設定
付リードが実行されないことと等価である。

やがて、アクセス制御部３５により、インタロック解除
付ライト指定のメモリアクセス要求情報がライト要求バ
ッファ３２から取出されたものとする。

アクセス制御部３５は、この要求情報に従って共有メモ
リ１６に対するライトアクセス動作を行なう。

このときアクセス制御部３５内の図示せぬデコーダから
、要求情報中のファンクション情報Ｆの指定するインタ
ロック解除付ライトに応じてリセット信号３６ａが出力
される。このリセット信号３６ａはＦ　／　Ｆ　３９に
供給される。これによりＦ　／　Ｆ　３９がリセットさ
れ、インタロック状態は解除される。

さて、Ｆ　／　Ｆ　３９がリセットすると、割込み回路
４０はその状態遷移（セット状態からリセット状態への
状態遷移）を検出し、Ｆ／Ｆリセット割込み信号４１を
マイクロプロセッサ３３に出力する。これによりマイク
ロプロセッサ３３は、第６図のフローチャートに示すＦ
／Ｆリセット割込み処理ルーチンを実行する。まずマイ
クロプロセッサ３３は、再試行要求バッファ３８にアク
セス要求情報がスタックされているか否かを調べる（ス
テップ５２１）。

もし要求情報がスタックされていれば、マイクロプロセ
ッサ３３は最も古い時点にスタックされた要求情報を取
出して、オアゲート３４経出でリード要求バッファ３１
にスタックしくステップ８２２）、メインルーチンに戻
る。そして、リード要求バッファ３１にスタックされた
要求情報がアクセス制御部３５に取出されることにより
、一旦テスト・アンド・セット（ＴＡＳ）に失敗したイ
ンタロック設定付リードがメモリアクセス要求元である
計算機（ここでは計算機１１）の介在なしに再試行され
る。

この再試行において、Ｆ　／　Ｆ　３９がリセット状態
にあることが検出された場合には、リードデータが要求
元の計算ＩＩ（計算機１１）に返される。この間、要求
元の計算機は、（リードデータを受取らなければ次の処
理に進めないことから）インタロック設定付リードを指
定した時点から共有メモリ制御部１７よりリードデータ
が返されるまで待ち状態となっている。但し同一計算機
から複数のメモリアクセス要求が順次出力される場合に
は、インタロック設定付リード以外のアクセス要求はリ
ードデータ待ち状態と無関係に処理される。なお、要求
情報が再試行要求バッファ３８にスタックされていなけ
れば、マイクロプロセッサ３３はそのままメインルーチ
ンに戻る。

さて、マイクロプロセッサ３３は、再試行要求バッファ
３８にスタックしたメモリアクセス要求情報の再試行回
数を個々に管理している。そして、再試行回数が所定回
数を越すと、マイクロプロセッサ３３は対応する要求情
報を発行した計算機に対して異常ステータスを返すと共
に、同要求情報を無効扱いとする。

なお、前記実施例では、インタロック設定付リード（指
定のメモリアクセス要求情報）の再試行が、割込み回路
４０からのＦ／Ｆリセット割込み信号４１に応じて行な
われるものとして説明したが、マイクロプロセッサ３３
が所定周期でＦ　／　Ｆ　３９の状態を監視し、同Ｆ　
／　Ｆ　３９がリセット状態にあることをマイクロプロ
セッサ３３自身が検出した場合に行なわれるようにして
もよい。この場合、マイクロプロセッサ３３の負担は大
きくなるものの、割込み回路４０が不要となる。また、
インタロック設定付リードの再試行を、Ｆ　／　Ｆ　３
９の状態に無関係に一定時間毎に行なうようにすること
も可能である。

［発明の効果コ 以上詳述したようにこの発明によれば、計算機がインタ
ロック付命令を実行する場合に、一連の処理の中で排他
制御が必要となる処理過程の先頭ステップでインタロッ
ク設定付リードを用い、最終ステップでインタロック解
除付ライトを用いることで、インタロック期間を必要最
小限に抑えることができる。したがって、例えばインタ
ロック付ＱＵＥ処理の場合でも、単にＱＵＥを辿る処理
期間においてはインタロックがかからないようにするこ
とも可能であり、従来のようにインタロック付ＱＵＥ処
理の実行時にはその全期間に亙って他の計算機のインタ
ロック付命令実行が持たされる問題が解消できる。

また、この発明によれば、テスト・アンド・セット（Ｔ
ＡＳ）とメモリリードとが１回の手続きで行なえ、しか
も計算機はＴＡＳ失敗時にも再度メモリアクセス要求情
報を共有メモリ装置に転送する必要がないので、インタ
ロック付命令実行の高速化が図れると共に共有メモリ使
用による計算機の効率低下が防止できる。

以上の効果は、共有メモリ装置を共有する計算機がマル
チプロセッサ構成をとる場合に一層著しい。

【図面の簡単な説明】

第１図はこの発明を適用する計算機システムの一実施例
を示すブロック構成図、第２図は第１図に示す信号線群
１８．１９の構成図、第３図はファンクション情報とメ
モリアクセス種類との対応を示す図、第４図乃至第６図
は動作を説明するためのフローチャートである。 １１、１２・・・計算機、１５・・・共有メモリ装置、
１６・・・共有メモリ、１７・・・共有メモリ制御部、
３３・・・マイクロプロセッサ、３５・・・アクセス制
御部、３８・・・再試行要求バッファ、３９・・・イン
タロック用（排他制御用）フリップフロップ（Ｆ／Ｆ）
、４０・・・割込み回路。 出願人代理人　弁理士　鈴　江　武　彦第１　図 第３図 第４図

Claims (4)

【特許請求の範囲】
1. （１）複数の計算機と、これら計算機により共有される
   共有メモリ装置とを備えた計算機システムにおいて、上
   記共有メモリ装置に設けられた排他制御用フリップフロ
   ップと、メモリアクセス要求時にインタロック設定付リ
   ードおよびインタロック解除付ライトを含むメモリアク
   セス種類の１つをメモリアクセス要求情報の一部として
   上記計算機から上記共有メモリ装置に対して転送するア
   クセス指定手段と、このアクセス指定手段により上記イ
   ンタロック設定付リードが指定された場合に上記フリッ
   プフロップがリセット状態にあれば同フリップフロップ
   をセットして対応するリードデータを上記共有メモリ装
   置からアクセス要求元の上記計算機に返し、上記フリッ
   プフロップがセット状態にあれば上記メモリアクセス要
   求情報を一時保持する第１共有メモリ制御手段と、この
   第１共有メモリ制御手段により保持されたメモリアクセ
   ス要求情報を適宜取出して同要求情報の指定する処理を
   再試行する再試行手段と、上記メモリアクセス指定手段
   により上記インタロック解除付ライトが指定された場合
   に指定されたメモリライト処理を行なつて上記フリップ
   フロップをリセットする第２共有メモリ制御手段とを具
   備することを特徴とする共有メモリ制御方式。
2. （２）上記再試行手段は、上記フリップフロップのセッ
   ト状態からリセット状態への状態遷移に応じ上記再試行
   を行なうことを特徴とする特許請求の範囲第１項記載の
   共有メモリ制御方式。
3. （３）上記再試行手段は、上記再試行を、該当する上記
   メモリアクセス要求情報が上記第１共有メモリ制御手段
   により保持されてから所定時間後に行なうことを特徴と
   する特許請求の範囲第１項記載の共有メモリ制御方式。
4. （４）上記再試行手段は、再試行回数が所定回数を越え
   た場合に、異常ステータスをアクセス要求元の上記計算
   機に返すと共に対応する上記メモリアクセス要求情報を
   無効扱いすることを特徴とする特許請求の範囲第２項ま
   たは３項記載の共有メモリ制御方式。