JPS6053336B2 - 同期ずれ検出装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号をパルスに変換して伝送するパルス伝送方
式において、直流遮断による波形ひずみの抑圧、タイミ
ング情報の挿入、符号誤りの検出等を可能にするため、
信号パルス列を複数個のモードをもつブロック符号に変
換し、モードを切換えて伝送する方式において、ブロッ
ク同期をとるための同期ずれ検出装置に関する。

〔従来技術〕

従来上述のようなブロック符号の作り方としては、原符
号の後尾に１ビット（例えば０）を付加する方式が考え
られている。

この例を２ビットの原符号に対して示したものが下表で
ある。００→ ０００ ０１→ ０１０ １０−＊ １００ １１→ １１０ この符号を用いてパルス列におけるパルス振幅（１を＋
１、ｏを−１と考える）の総和が零に近づくようにブロ
ック符号毎に極性を反転するか否かを決定する。

たとえはブロック符号川０については極性を反転すると
１川となり最後尾が１てある場合は極性が反転されてい
ることがわかり、受信側でこれを原符号（０１）にもど
すことができる。ただしこの場合ブ冶ツクの始めと終り
が判つている必要がある。

たとえば：０１０：０１１：１０１：００１：０１０：
１を点線のように区切つて考えるとこれは：川■１０
■０１■１１■０１■ と復号できるが、同じものを ０：１００：１１１： ０１０：０１０：１０１■のよ
うに１ビットずらして区切ると：１０：００：０１：０
１：０１■ と全く異なつた符号に復号することになる。

したがつて受信側ではいかにこのブロック符号の始めと
終りの区別を行なうか（これを以下ブロック同期と称す
る）が、きわめて重要になる。従来はこのブロック同期
をとるために、ブロックを何個かまとめてフレームを形
成し、このフレーム毎に特別の同期パルスを挿入し、こ
の同期パルスを目印にブロックの始めと終りを定めるこ
とが行なわれていた。このフレーム同期信号としては、
信号が多重化されている場合にこれを区別するために挿
入されているものを用いることができる場合もある。た
だし、このような信号を伝送路符号の逆変換に用いるこ
とは、（そのようなことの必要のない）他方式とのコン
パテイビリテイの観点から不都合である。また画像信号
等は多重化せずに用いることもあり、この場合にはフレ
ーム同期パルスを特別に用意する必要があり、その分だ
け伝送容量の損失を生する。〔発明の目的〕 本発明の目的は上記の欠点を除去し、特別にフレーム同
期パルスを挿入することなしにブロック同期をとること
を可能とするに必要なブロック同期ずれの検出装置を実
現することである。

〔発明の概要〕

本発明は上記目的を達成するため、同期ずれ検出装置を
次のように構成したことを特徴とする。

パルス列の振幅の積分値が一定の上限と下限の間に存在
するように２つのモードを切換えられたブロック符号入
力部と上記入力部からパルス列を積分する第１の積分回
路と、上記第１の積分回路の出力が上記上限又は下限を
越えたとき、上記第１の積分回路の出力を補正する補正
回路とブロック内の積分を行なう第２の積分回路と、上
記第１及び第２の積分回路の出力の極性が同極性の場合
に同期すれ信号を発生する回路を具備して構成される。
〔発明の実施例〕 以下、本発明を実施例によつて詳細に説明する。

第１図は第２図に示す本発明による同期ずれ検出装置の
一実施例の動作説明のためのタイムチャートを示す。

本実施例では入力端子１に、前述した如く、２ビットか
らなる原符号の末尾に１ビットのＯを付加し３ビットか
らなるブロック符号を構成し、パルス列の振幅の積分値
が一定の上限と下限の間に存在するように、ブロック符
号毎にパルスの極性を決定したブロック符号のパルス列
が加えられる。

第１図ａは単に原符号の末尾に１ビットの０を付加した
ブロック符号から構成されるパルス列の例を示すもので
、ｂは上記ブロック符号毎のパルスの極性が決定された
パルス列で、破線で示す部分が極性が反転されたブロッ
ク符号部である。図中、・印によつてブロック符号の区
切を示している。上述の如く、ブロック符号は１を＋１
，０を−１として積分すると正、０および負のいずれか
になるから、そのビットを表すパルスの極性を反転すれ
ば、それぞれ負、０および正となる。

したがつてブロック符号はブロック内の積分値が正及び
一負となる２つのモードを持つことになる。上記パルス
列ｂはカウンタ２を含む第１の積分回路で積分される。
又パルス列ｂの１部はカウンタ２１を含む第２の積分回
路に加えられブロック内の積分が行なわれる。上記第１
の積分回路の積分値の極”性がフリップフロップ回路３
で検出され、又第２の積分回路の極性がカウンタ２１か
ら検出され、これらを排他的論理和回路３１に加えるこ
とによつて、２つの積分値が同極性か否かが判別される
。同極性のときは以下詳細に説明する理由によつてブロ
ック符号の同期ずれを生じていることになるので、容易
にブロック同期ずれを検出することができる。上記装置
において、パルス信号が誤りを生じた場合には、上記ブ
ロック同期ずれ検出を正しく行なうことができないので
、フリップ●フロップ６および１１を含む補正回路によ
つてパルス列の補正を行なう必要がある。

これはパルス列にビット誤りが生じているとき、上記第
１の積分回路の出力が上記上限又は下限を越えるので、
これを検出することによつて行うことができる。以下、
各部の構成・動作について更に詳しく説明する。

端子１に入力されるパルス信号ｂは、前述の如く、原符
号（例えば゜“０ｒ゛）に対して、ブロック内の積分値
が正及び負となる２つの符号モード（例えば、“０１０
゛とその極性反転した゜゜１０ｒ゛）を持つブロック符
号を、過去からの積分値が一定の上限と下限との間に存
在するように上記ブロック符号のモードを切換えて構成
された信号である。パルス列ｂはカウンタ２によつて計
数され、パルスが１の場合には可逆カウンタ２に１が加
算されＯ（−１）の場合には１が減算される。その結果
を示したのが第１図ｃの波形である。ここでは２進のカ
ウンタを用いているので第１図ｄ−ｆに示したように各
２進の桁が登算される。カウンタ２は３ビットのカウン
タであり、Ｄ，ｅ，ｆは２進、３桁の数の各桁の“゜０
゛，“１゛を表わし、オーバフローがないとき（積分値
がＯ〜７のとき）積分値を表わす。そして、オーバーフ
ローが生じて、正又は０から負となつたときボロー（Ｂ
ＯｒｒＯｗ）ｇが発生する。

又、積分値が負からＯ又は正に変つたとき、キャリー（
Ｃａｒｒｙ）ｈが発生する。すなわち、キャリーが発生
後、ボローが発生するまでの間は、カウンタの各ビット
、すなわち２る，２１，２２にそれぞれ対応するＤ，ｅ
，ｆは、正の積分値の２進数の各桁を表わす。そしてボ
ローが発生したときは、次にキャリーが発生するまで、
カウンタ２のＤ，ｅ，ｆで表わされる３桁の２進数から
２３を差し引いた値が積分値（負の値）となる。なお第
１図中点線（破線ではなく）で示してあるものは符号誤
りの生じている個所を示すものであり、これについては
後述する。

なお、キャリーｈおよびボローｇのパルスで第２図のＪ
Ｋフリップフロップ３を駆動すれば端子４に積分値の極
性（第１図１）を得る。なおここでは積分値０は正であ
るものと定義している。ます補正回路による積分値の修
正について説明する。

これは第１図ｂに点線で示した如く符号誤りが生じた場
合に積分値が影響をうけるためこれを補正するためのも
のてある。このために正しい積分値には符号形式によつ
て定まる上限および下限が存在することを利用する。こ
こで用いているブロック符号のパルス列の例では上限は
３、下限は−４である。この例では第１図波形ｂに符号
誤り（点線）が生じたために同図波形ｃに示した如く積
分値ｃは下限−４を越えている。これは第２図のカウン
タ２にボローが発生しており、したがつてフリップフロ
ップ３のＯが１になつており、かつ、カウンタ２の７の
桁が１でないことにより、アンドゲート５により検出さ
れる。このアンドゲート５の出力は負のオーバフローを
検出するためのＪＫフリップフロップ６をそのクロック
パルス入力端子７に印加されるクロックパルスを用いて
セットする。これは１ビット区間継続した後クリアパル
ス入力端子８に印加されるパルスによつてリセットされ
る。この間にフリップフロップ６の出力は入力端子３３
から加えられるクロックパルスｋとの論理積がゲート９
においてとられ、正の登算を行うための論理和ゲート１
０を通してカウンタ２にパルスが２個登算される。すな
わち、１パルス加算されるべきものが、逆に１パルス減
算されているので、差引２パルス分を加算して、符号誤
りの影響を打消す。これによつて第１図ｃの実線に示し
た如く積分値の修正が行なわれる。積分値が上限３を越
えた場合には同様にして正のオーバフローを検出するた
めのＪＫフリップフロップ１１、正のオーバフローを検
出するための論理積ゲート１２、正のオーバフローを解
消するため用いられる論理積ゲート１３、負の登算を行
うための論理和回路１４を用いて符号誤りの修正が行な
われる。このように積分値の修正を行なつた後に、ブロ
ック同期が正しく行なわれているかどうかを検査する。

その結果同期はずれが生じていると判れば同期はずれが
あることを表すパルスを発生する。このパルスは同期パ
ルス発生回路を１ビットシフトするのに用いられる。勿
論従来行なわれているように、同期はずれパルスは符号
誤りによつて発生することもあり得るので同期はずれパ
ルス１個だけでは同期シフトを行なわず、一定期間に一
定個数以上パルスが発生した場合にのみ同期シフトを行
なう、いわゆる同期保護の動作を行うことも考えられる
。ここでは同期はずれを検出するまでの過程について説
明する。ブロックの極性を反転するか否かの判定は、ブ
ロック同期信号までの積分値ｈが正または零で、次のブ
ロック内の積分値１ｂが正または零の場合には反転を行
なう等、下表例の如く行なう。ブロック内の積分値ｈは
第２図端子１に印加されるパルス列と端子１９に印加さ
れるクロックパルス（Ａ，ｂのパルス列のビット同期と
同一の周期を持つ）とをゲート１８−１，１８−２によ
り論理積をとる。

ゲート１８−１は入力パルス列ｂのパルスが゜゜１゛の
とき“゜１゛を出力する。ゲート１８−２はインバータ
１７があるため、入力パルス列ｂが“゜０゛のとき゜′
ｒ゛を出力する。ゲート１８−１の出力の１部はブロッ
ク内の積分値ｈを求めるカウンタ２１に加えられる。カ
ウンタ２１には、入力端２２に入力端１９に加えられる
クロックパルスと同一周期で位相が若干遅れた（ゲート
１８−１による遅延を考慮するため）クロックパルスが
加えられ、入力端子２０に上記クロックパルスの周期の
３倍の周期を持つカウンタ２１のクリアのためのクロッ
クパルスｑが加えられ、ゲート１８−１からのブロック
内のパルスの積分値ｈを求める。入力パルスｂのときの
カウンタ２１の登算例を第１図１に示している。波形中
×印は現実のブロック周期の時点で示す。カウンタ２１
の積分値ｈの極性は２５の桁によつて表わされる。すな
わち、ｈ≧０となるのは“１゛が、２又は３（１ブロッ
クは３ビットであるので）個のときであるので、このと
きカウンタ２１の２″の桁ぱ“１゛となる。このカウン
タ２１で調べたブロック内の積分値１ｂと、そのブロッ
ク前まてのパルス列ｂの積分値ｈとを比較するため、カ
ウンタ２の極性を表すフリップフロップ３の出力Ｑを遅
延線３０により３タイムスロット（すなわち、上記クロ
ック信号の３クロック分）遅延させた信号ｍを得て、ゲ
ート３１で排他的論理和をとる。この場合、端子３２に
第１図ｎのクロックパルスが加えられる。このクロック
パルス．は排他的論理和の結果をサンプルするもので、
端子２０に加えられるクロックパルスと同一の周期を持
つ。第２図０に上記ゲート３１の出力の波形を示してい
る。出力波形０にパルスが発生するのは、前記表の関係
を満していないためである。す．なわちパルス列ｂの積
分値ｈとブロック内の積分値１ｂが同一となるときであ
る。このようなパルスが発出するのは、第１図１のブロ
ックの境界を×印の時点にとつたためである（正しくは
×点より１ビット前の時点にとれば同期はずれのパルー
スは発生しない）。したがつて、ゲート３１の出力パル
スｏが発生したとき端子２０等に加えられるパルス、す
なわち、ブロックの区切を処理するパルスの位相をシフ
トすることによつて正しいブロックの区切を行う。すな
わち、ブロック符号の同期をとることができる。以上、
簡単のために２値のパルスを３ビットブロック化する例
について述べたが、これは一般に多値のパルスで任意の
シンボル数をブロック化する場合にも適用可能なことは
明らかであろう。

以上説明した如く本発明によれば、フレーム同期パルス
を挿入することなくブロック同期をとることが出来、伝
送容量の確保、他方式とのコンパテイビリテイの点から
極めて効果が大きい。

【図面の簡単な説明】

第１図は本発明の実施例の説明に用いるタイムチャート
、第２図は本発明の一実施例である。 １・・・入力端子、２・・・可逆カウンタ、３・・・Ｊ
Ｋフリップフロップ、４・・・出力端子、５・・・論理
積ゲート、６・・・負のオーバフロウを検出するための
ＪＫフリップフロップ、７・・・クロックパルス入力端
子、８・・・クリアパルス入力端子、９・・・負のオー
バーフローを解消するために用いられる論理積ゲート、
１０・・・正の登算を行なうための論理和ゲート、１１
・・・正のオーバーフローを検出するためのＪＫフリッ
プフロップ、１２・・・正のオーバーフローを検出する
ための論理積ゲート、１３・・・正のオーバーフローを
解消するために用いられる論理積ゲート、１４・・・負
の登算を行なうための論理和回路、１７・・・入力パル
ス列を反転するためのインバータ、１８・・・入力パル
ス列とクロックパルスとの論理積をとるための論理積ゲ
ート、１９・・・クロックパルス入力端子、２０・・・
ブロック内積分用カウンタをクリアするためのパルスの
入力端子、２１・・・ブロック内積分用カウンタ、２２
・・・ブロック内積分用カウンタ用クロックパルス、３
０・・・３タイムスロット遅延線、３１・・・排他論理
回路、３２・・・排他論理出力サンプル用クロックパル
ス入力端子、３３・・・オーバーフロー解消用クロック
パルス入力端子、３４・・・同期はずれパルス出力端子
。

Claims (1)

【特許請求の範囲】
1. １ ブロック内の積分値が正及び負となる２つのモード
   を持つブロック符号のモードを切換えてパルス列の振幅
   の積分値が一定の上限と下限の間に存在するように構成
   されたパルス列を入力する入力部と、上記入力部からの
   パルス列を積分する第１の積分回路と、上記第１の積分
   回路の出力が上記上限又は下限を越えたとき出力が上記
   上限と下限との間に入るように所定個数のパルスを上記
   第１の積分回路に加算又は減算することにより積分値を
   補正する補正回路と、ブロック内の積分を行う第２の積
   分回路と、上記第１及び第２の積分回路の出力の極性が
   同極性の場合に同期ずれ信号を発生する回路を具備して
   構成されたことを特徴とする同期ずれ検出装置。