JPS6053074A - 半導体素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、化合物中Ｚｆ体のＦ　Ｂ　’ｌ”のようなオ
ーミック電極を有する半導体素子およびその製造方法に
関する。

〔発明の背景〕

従来は、例えばＧａＡｓＭＥＳＦＥＴのオーミック電極
としてＡｕＧｅが用いらｔていた。しかし、ＡｕＧｅ電
極の耐熱性は高々４００Ｃであり、高温のプロセスでは
接触抵抗の悪化、電極平坦性の悪化等が発生する。また
、ＩＣの電極材料は、一般に配線材料としても用いられ
ており、絶縁膜としてよ〈用いらｔているＳ　１０２な
いしＳｉＮｘ上を配線する必要もしばしば発生する。し
かし、ＡｕＧｅはＳ　１０２や５ｉＮＸとの密層性が悪
く配線材料としても欠点をもつ。

〔発明の目的〕

本発明の目的は、高耐熱でかつ８１０２やＳｉＮｘとの
密着性の良い化合物半導体オーミック電極を有する半導
体素子とその製造方法を提供することにある。

〔発明の概要〕

セこで本発明では、Ｇｅを高績度に化合物半導体にドー
プし、この上に高融点材料を形成してオーミック接合を
得ることによシ、高耐熱でかつＳ　１０２や５ｉＮＸな
どとの密着性の良好なＡ−−ミック電極を得るものであ
る。

〔発明の実施例〕

以下本発明の実施例を述べる。

ＧａＡｓＭＥＳＦＥＴとその製造方法を以下順に述べる
。

（１）第１図に示すように半絶縁性ＧａＡｓ基板１に選
択的に８１をイオン打込みしｎ型能動層２を形成する。

イオン打込みのエネルギーは７５ｋｅＶ、ドーズ量は１
〜４　Ｘ　１０１２ｃｍ−２としてよい。次に８１０２
または５ｊＮｘ４０　Ｑ　ｎｍの絶縁膜３を形成する。

（２）第２図に示すようにホトレジスト４をマスクとし
て絶縁膜３をエツチングしゲート電極部３′を残してバ
ターニングする。次に開口されたソース・ドレイン部に
３ｉを打込み、ｎ＋能動層５を形成する。３ｉの打込み
エネルギーは１５０ｋｅＶ、ドーズ量は５　Ｘ　１０１
４ｃｍ−２である。

（３）第３図に示すようにホトレジストを除去した後、
Ｇｅ６を１１００膜被着する。被層条件は、真空度Ｉ　
Ｘ　１０−７Ｔｏｒｒ、半導体基板の加熱温度４３０Ｃ
１蒸着速度０．１〜ｌ　ｎ　ｍ　／　Ｓとする。なおｎ
＋層のイオン打込みはＧｅの被着後に行なってもよい。

Ｇｅ蒸着とイオン打込み完了後、８１０２７を２００ｎ
ｍ形成しＨ２ガス中で８５０Ｃ２０分の熱処理を行なう
。熱処理により、イオン打込みされたＳｉをｎ型キャリ
アとして活性化し、同時にＧｅをＧａＡＳ衣面にドープ
するものでめる。ＱｅがドープされたＱ　ａ　Ａ　Ｓ　
＠而には５×１０１８ｃｍ−３以上の高濃度のｎ＋＋層
８が形成される。

８１０２膜はＳｉＮｘ膜でもよ＜ＧａＡＳから８５０Ｃ
の熱処理により、Ａｓが解離するのを抑止し−またＯｅ
の蒸発を抑え能動層２，５．８の電気特性を安定化させ
るものである。ゲート電極の絶縁膜３′がマスクになる
ためＱｅは、ソース・ドレイン部のＧａＡＳ層８のみに
選択的にドープされる。

なお熱処理は、レーザアニールによってもよいっ（４）
第４図に示すように５ｏｏＣＯ熱処理後５ｉ０２７を１
：６のＨＦ　：　ＮＨ４Ｉ−ＩＦ液で、Ｇｅ６’ＣＣＦ
＜＋４％０２プラズマガスでエツチングする。さらに絶
縁膜３を５１０ｚ　、８ｉＮｘの場合共ＣＦＪ＋４％０
２ガスでドライエツチングするか、Ｓ　ｉＯｚの場合は
上記ＨＦ　：　ＮＨ４ＨＦ液でエツチングする。なお、
第４図は、通常のホトレジストをマスクにしたエツチン
グ法により、ゲート部の絶縁膜３′のみを選択的に除去
した場合である。

（５）第５図に示すように、通常のホトレジストによる
パターニング技術により金属膜で電極９゜１０．１１と
配線１２を形成する。ＭＥＳＦＥＴは、ゲート９をショ
ットキ電極、ノース１０、ドレイン１１をオーミック電
極とするトランジスタである。金属膜は、例えばＭｏ、
ｗ、Ｔａ、Ｈｆ。

ＴｉないしＡｔとする。さらに金属膜は、こ扛ら高融点
金属のノリサイド例えばＷＳｔ、などの金属化合物でも
よい。また、金属膜は、例えばＡｕ／Ｐｔ／Ｔｉ（この
衣記は下層がＴ１でＱ　ａ　Ａ　Ｓと接触し、左の材料
はど上層膜とする欠配である。以下同様。）、ＡＬ／Ｍ
ｏ、Ａｕ／Ｗ、Ａｌ／Ｗ８１Ｘなどの多層構造でもよい
。

以上のようにして形成したＧａＡｓＭＥＳＦＥＴには次
のような利点がある。

（イ）　ショットキ電極とオーミック電極が同一材料で
形成できるので、電極材料の被着と加工の工程が１回ず
つに短縮できる。従来は、例えばオーミック電極として
ＡｕＧｅ　、ショットキ電極はＡｌｌ／Ｐ　ｔ／Ｔ　ｉ
を用いるなどそれぞれ別の工程を要した。

（ｌ：Ｉ）　ＡｕＧｅオーミック電極では、Ｇ　ｅ　ｆ
ｆ：トープするだめの熱処理温度が４００Ｃ程度で、イ
オン打込み後の活性化アニール約８００ｃと同時に行う
ことができない。これに対し、本発明ではイオン打込み
後の活性化アニールと同時にＱｅをドープでき工程が短
縮化できる。

（ハ）電極材料でるるＷ、ＭＯ，Ｔ　ｉ、ｗｓｉ、等は
、Ｓ　ｊＯｚ　、　Ｓ　ｊＮｘなどの絶縁膜との密着性
が良く、これらの絶縁膜上を配線できる。また、上層に
ＡｕまたはＡｔのを形成した多層構造とし配線抵抗を６
−易に低減できる。

に）ＡａＧｅオーミック電極に比べＣ）ａＡｓ−Ａｕ接
触がないため＋ｉ性が安定で高耐熱である。Ｗ。

Ｍｏ、ＷＳｉＸ、Ａｔ／Ｗ、Ａ４／ＷＳｉＸ、Ａｕ／Ｗ
　、　Ａ　ｕ　／　ＷＳ　ｉｘのオーミック電極は４５
０ｃ以上の耐熱性を示した。

（ホ）上記利点（イ）〜に）により、ＩＣのＭＥＳＦＪ
’、Ｔにも本実施例は好適である。

〔発明の効果〕

以上のように本発明によれば、高融点椙料で化合物半導
体にオーミック接合をとることができるのでオーミック
電極の耐熱性・安定性が向上する。

また、オーミック電極材料の選択の幅が広く、５ｊＯｚ
　、５ＩＮｘ等の絶縁膜との密着性の良い材料ＷＳｉｘ
などを選ぶことができ、この電極材料により同時に絶縁
膜上を配線できる。

【図面の簡単な説明】

第１図〜第５図は、本発明の実施例であるＧａＡＳＭＥ
ＳＦＥＴ　の作製工程を示す断面図である。 １・・・半絶縁性ＧａＡＳ基板、２．、−ｎＧａＡｓ増
、３゜３′・・・絶縁膜、４・・・ホトレジスト、５・
・・ｎ　”ＧａＡｓ層、６−Ｇ　ｅ、７・・・絶縁膜、
訃−ｎ”ＧａＡＳ層、９・・・ゲート電極、１０・・・
ソース電極、１１・・・ドレ３Ｆ 第１頁の続き ■発明者　三島木　宏光 小平市上水木町１４５幡地　株式会社日立製作所コンピ
ュータ事業本部デバイス開発センター内

Claims (1)

1. 【特許請求の範囲】 １、　同一の材料よシ形成されているショットキ電極と
   オーミック電極を有し、かつオーミック電極の接合して
   いる化合物半導体には高濃度のＧｅがドープされている
   ことを特徴とする化合物半導体素子。 ２、高濃度にＱｅをドープした化８物半導体上に、Ｗ、
   ’ｆａ、Ｍｏ、ＨｆｉいしＴｉの高融点金属、またはこ
   れら高融点金属の化合物を形成しオーミック接合を得る
   こと全特徴とする％ｒＦ請求の範囲第１項記載の化合物
   半導体素子ｇ ３、高濃度にＱｅをドープした化合物半導体上に、上記
   高融点金属または置融点金属化付物を形成しオーミック
   接合を得、この上層にＡｕまたはＡ４を形成したことを
   特徴とする請求 囲第２項記載の化合物半導体素子。 ４、化合物半導体上にＧｅを形成し、熱処理を加えるこ
   とによりＧｅを化合物半導体にドープし、この後Ｇｅを
   除去し、化合物半導体上に金属ないし金属化合物を形成
   してオーミック電極を得る化合物半導体素子の製造方法
   。 ５、Ｇｅ上を膜で覆い熱処理を加える特許請求の範囲第
   ４項記載の化合物半導体素子の製造方法。 ６、上記Ｇｅ上を覆う膜がＳｉｎ２，　ＳｉＮｘである
   特許請求の範囲第５項記載の化合物半導体素子の製造方
   法。