JPS62136078A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS62136078A JPS62136078A JP27605985A JP27605985A JPS62136078A JP S62136078 A JPS62136078 A JP S62136078A JP 27605985 A JP27605985 A JP 27605985A JP 27605985 A JP27605985 A JP 27605985A JP S62136078 A JPS62136078 A JP S62136078A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- source
- drain
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、化合物半導体装置の製造方法に於いて、ゲー
ト電極コンタクト窓ををする不純物含有絶縁膜から不純
物を拡散してソース領域及びドレイン領域を形成し、そ
の後、前記ゲート電極コンタクト窓にゲート電極を形成
することに依り、ゲート電極に高熱を加えることな（セ
ルフ・アライメント方式を実施してソース領域及びドレ
イン領域を形成し得るようにしたものである。
ト電極コンタクト窓ををする不純物含有絶縁膜から不純
物を拡散してソース領域及びドレイン領域を形成し、そ
の後、前記ゲート電極コンタクト窓にゲート電極を形成
することに依り、ゲート電極に高熱を加えることな（セ
ルフ・アライメント方式を実施してソース領域及びドレ
イン領域を形成し得るようにしたものである。
本発明は、セルフ・アライメント方式でソース領域及び
ドレイン領域を形成する化合物半導体装置の製造方法に
関する。
ドレイン領域を形成する化合物半導体装置の製造方法に
関する。
近年、ＧａＡｓなどの化合物半導体を材料とする高速半
導体装置の開発が盛んであり、特に、ゲート電極に対し
てソース領域及びドレイン領域、或いは、ソース電極及
びドレイン電極が自己整合されているセルフ・アライメ
ント型ＧａＡｓ−ＭＥＳＦＥＴ （ｍｅｔａｌ ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃ
ｔ ｔｒａｎｓｉＳｔｏｒ）はソース・ドレイン間の
寄生抵抗及び寄生容量が小さくて高性能である。
導体装置の開発が盛んであり、特に、ゲート電極に対し
てソース領域及びドレイン領域、或いは、ソース電極及
びドレイン電極が自己整合されているセルフ・アライメ
ント型ＧａＡｓ−ＭＥＳＦＥＴ （ｍｅｔａｌ ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃ
ｔ ｔｒａｎｓｉＳｔｏｒ）はソース・ドレイン間の
寄生抵抗及び寄生容量が小さくて高性能である。
前記の如きＭＥＳＦＥＴは、ゲート電極の材料として、
耐熱性の面から、例えばＷＳｉなどの高融点金属珪化物
を用いられ、従って、ゲート抵抗の値が大であり、サブ
・ミクロンのゲート電極にしたり、高周波用のアナログ
集積回路に適用した場合に問題となっている。
耐熱性の面から、例えばＷＳｉなどの高融点金属珪化物
を用いられ、従って、ゲート抵抗の値が大であり、サブ
・ミクロンのゲート電極にしたり、高周波用のアナログ
集積回路に適用した場合に問題となっている。
本発明は、ＭＥ Ｓ Ｆ ＥＴの如き化合物半導体装置
ながら、なおかつ、ゲート電極の抵抗値を低く維持でき
る技術を提供する。
る技術を提供する。
ｃ問題点を解決するための手段〕
本発明に依る化合物半導体装置の製造方法は、基板（例
えば半絶縁性ＧａＡｓ基板１）にゲート電極コンタクト
窓（例えばゲート電極コンタクト窓３Ａ）を有する不純
物含有絶縁膜（例えばｎ型不純物を含有した有機珪化物
膜３）を形成し、次いで、該絶縁膜から不純物を拡散し
てソース領域及びドレイン領域（例えばｎ＋＋ソース領
域５及びｎ＋型トドレイン領域６を形成し、その後、前
記ゲート電極コンタクト窓にゲート電極（例えばＡｕ−
Ｇｅ／Ａｕからなるゲート電極７）を形成するようにし
ている。
えば半絶縁性ＧａＡｓ基板１）にゲート電極コンタクト
窓（例えばゲート電極コンタクト窓３Ａ）を有する不純
物含有絶縁膜（例えばｎ型不純物を含有した有機珪化物
膜３）を形成し、次いで、該絶縁膜から不純物を拡散し
てソース領域及びドレイン領域（例えばｎ＋＋ソース領
域５及びｎ＋型トドレイン領域６を形成し、その後、前
記ゲート電極コンタクト窓にゲート電極（例えばＡｕ−
Ｇｅ／Ａｕからなるゲート電極７）を形成するようにし
ている。
このような手段を採ると、ソース領域及びドレイン領域
とゲート電極とは完全にセルフ・アライメントで形成さ
れ、しかも、ゲート電極には高熱が加わらないので、高
融点金属シリサイドなど耐熱性が高い物質を用いる必要
はなく、従って、導電性が良好な通常のゲート電極材料
を用いることができ、細いゲート電極を作成しても問題
を生ずることはない。
とゲート電極とは完全にセルフ・アライメントで形成さ
れ、しかも、ゲート電極には高熱が加わらないので、高
融点金属シリサイドなど耐熱性が高い物質を用いる必要
はなく、従って、導電性が良好な通常のゲート電極材料
を用いることができ、細いゲート電極を作成しても問題
を生ずることはない。
第１図乃至第５図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。
第１図参照
（１）半絶縁性ＧａＡｓ基仮１にイオン注入法及び熱処
理法を適用することに依り、ｎ型チャネル領域２を形成
する。
理法を適用することに依り、ｎ型チャネル領域２を形成
する。
この場合の諸条件を例示すると次の通りである。
注入イオン：Ｓｉ
ドーズ量：１〜２ Ｘ １ ０１２（ｃｍ−２）熱処理
温度：約８５０（’Ｃ） 熱処理時間：２０ 〔分〕 尚、熱処理はＳ ｉ Ｏ ２膜を被覆して行った。
温度：約８５０（’Ｃ） 熱処理時間：２０ 〔分〕 尚、熱処理はＳ ｉ Ｏ ２膜を被覆して行った。
第２図参照
（２）スピン・コート法及び熱処理法を適用することに
依り、不純物を含有した有機珪化物膜３を形成する。
依り、不純物を含有した有機珪化物膜３を形成する。
この場合の諸条件を例示すると次の通りである。
厚さ：４００〜３０００ （人〕
不純物：Ｓｅ或いはＳなどｎ型不純物
熱処理温度：４００（”Ｃ）
熱処理時間：１ 〔分〕
尚、前記有機珪化物は、アルコールに
？０
ーＳｔー０
高
を溶解したものであり、これを熱処理すると、完全では
ないが、Ｓ ｉ Ｏ ２に近い物質が得られる。
ないが、Ｓ ｉ Ｏ ２に近い物質が得られる。
（３）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ソース及びドレイ
ン各領域上を覆うフォト・レジスト膜４を形成する。
ト・プロセスを適用することに依り、ソース及びドレイ
ン各領域上を覆うフォト・レジスト膜４を形成する。
第３図参照
（４）エツチング・ガスとしてＣＨＦ．を用いたドライ
・エツチング法を適用し、フォト・レジスト膜４をマス
クとして有機珪化物膜３のエツチングを行う。
・エツチング法を適用し、フォト・レジスト膜４をマス
クとして有機珪化物膜３のエツチングを行う。
これに依り、有機珪化物膜３のうちソース及びドレイン
各領域上を覆うものを残して他は除去され、従って、こ
こでゲート電極コンタクト窓３Ａが形成される。
各領域上を覆うものを残して他は除去され、従って、こ
こでゲート電極コンタクト窓３Ａが形成される。
（５）ランプ・アニールに依るＲＴＡ（ｒａｐｉｄｔｈ
ｅｒｍａｌ ａｎｎｅａｌ）法で熱処理を行って、有
機珪化物膜３中のｎ型不純物を拡散し、ｎ＋＋ソース領
域５及びｎ＋型トドレイン領域６形成する。
ｅｒｍａｌ ａｎｎｅａｌ）法で熱処理を行って、有
機珪化物膜３中のｎ型不純物を拡散し、ｎ＋＋ソース領
域５及びｎ＋型トドレイン領域６形成する。
この場合の諸条件を例示すると次の通りである。
熱処理温度：８００〜９００（’Ｃ）
熱処理時間＝５〜１０ 〔秒〕
尚、熱処理はＡｊ２Ｎ膜を被覆して行った。
第４図参照
（６）蒸着法及びフォト・リソグラフィ技術を適用する
ことに依り、ゲート電極材料膜の形成及びそのバターニ
ングを行ってゲート電極７を形成する。
ことに依り、ゲート電極材料膜の形成及びそのバターニ
ングを行ってゲート電極７を形成する。
この場合の諸条件を例示すると次の通りである。
材料： Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕ厚さ：５００
Ｃ人）／１０００（人） ／３０００〔人〕 尚、この工程は、次に説明するゲート電極並びにドレイ
ン電極を形成する工程と順序を反対にしても良い。
Ｃ人）／１０００（人） ／３０００〔人〕 尚、この工程は、次に説明するゲート電極並びにドレイ
ン電極を形成する工程と順序を反対にしても良い。
第５図参照
（７） フォト・リソグラフィ技術を適用することに
依り、有機珪化物膜３のエツチングを行い、ソース電極
コンタクト窓及びドレイン電極コンタクト窓を形成する
。
依り、有機珪化物膜３のエツチングを行い、ソース電極
コンタクト窓及びドレイン電極コンタクト窓を形成する
。
（８）前記エツチングを行った際のマスクであるフォト
・レジス膜を残留させたままの状態で蒸着法を適用する
ことに依ってソース及びドレイン各電極材料膜を形成す
る。
・レジス膜を残留させたままの状態で蒸着法を適用する
ことに依ってソース及びドレイン各電極材料膜を形成す
る。
この場合に於ける電極材料膜に関するデータは次の通り
である。
である。
材料：Ａｕ−Ｇｅ／Ａｕ
厚さ：２００Ｃ人）／２８００（人〕
（９） フォト・レジスト膜を溶解して除去すること
に依り、前記電極材料膜をリフト・オフ法でバターニン
グし、ソース電極８及びドレイン電極９を形成する。
に依り、前記電極材料膜をリフト・オフ法でバターニン
グし、ソース電極８及びドレイン電極９を形成する。
αＯ） ソース電極８及びドレイン電極９を合金化する
為の熱処理を行う。
為の熱処理を行う。
この場合に於けるデータを例示すると次の通りである。
合金化熱処理温度：４５０（”Ｃ）
同じく時間：１ 〔分〕
このような工程を経て作成された半導体装置はソース領
域５及びドレイン領域６がゲート電極７に対してセルフ
・アライメント方式で形成され、しかも、ゲート電極７
は例えばＷＳｉなど比較すると抵抗値が充分に低いＡｕ
を主体としている。
域５及びドレイン領域６がゲート電極７に対してセルフ
・アライメント方式で形成され、しかも、ゲート電極７
は例えばＷＳｉなど比較すると抵抗値が充分に低いＡｕ
を主体としている。
ところで、前記実施例ではｎチャネル型の半導体装置を
対象として説明したが、有機珪化物膜３中にＺｎなどを
ドーピングしてｐチャネル型のものを作成することも可
能である。その場合には、ゲート電極７として、Ｔｉ／
Ｐｔ／Ａｕ（厚さ５００ 〔人）／１０００（人）／３
０００（人〕）を用い、また、ソース及びドレイン各電
極８及び９として、Ａｕ／Ｚｎ／Ａｕ（厚さ１００［人
）／１００（人）／３０００（人））を用いると良い。
対象として説明したが、有機珪化物膜３中にＺｎなどを
ドーピングしてｐチャネル型のものを作成することも可
能である。その場合には、ゲート電極７として、Ｔｉ／
Ｐｔ／Ａｕ（厚さ５００ 〔人）／１０００（人）／３
０００（人〕）を用い、また、ソース及びドレイン各電
極８及び９として、Ａｕ／Ｚｎ／Ａｕ（厚さ１００［人
）／１００（人）／３０００（人））を用いると良い。
尚、ＷＳｉを薄く （例えば１０００ （人〕）、且
つ、Ａｕを厚く （例えば３０００ （人〕）すれば、
ゲート電極７としてＷ Ｓ ｉ ／ Ａ ｕを用いるこ
ともできる。
つ、Ａｕを厚く （例えば３０００ （人〕）すれば、
ゲート電極７としてＷ Ｓ ｉ ／ Ａ ｕを用いるこ
ともできる。
本発明に依る化合物半導体装置の製造方法では、基板上
にゲート電極コンタクト窓を有する不純物含有絶縁膜を
形成し、次いで、該絶縁膜から不純物を拡散してソース
領域及びドレイン領域を形成し、次いで、該絶縁膜から
不純物を拡散してソース領域及びドレイン領域を形成し
、その後前記ゲート電極コンタクト窓にゲート電極を形
成するようにしている。
にゲート電極コンタクト窓を有する不純物含有絶縁膜を
形成し、次いで、該絶縁膜から不純物を拡散してソース
領域及びドレイン領域を形成し、次いで、該絶縁膜から
不純物を拡散してソース領域及びドレイン領域を形成し
、その後前記ゲート電極コンタクト窓にゲート電極を形
成するようにしている。
この構成に依ると、ソース領域及びドレイン領域はゲー
ト電極に対してセルフ・アライメント方式で形成され、
しかも、ゲート電極に高熱が加わる虞がない為、その材
料に耐熱性が要求されることはなく、従って、導電性が
良好なものを選択することができるので、高周波用の半
導体装置や高集積化された半導体装置に好適である。
ト電極に対してセルフ・アライメント方式で形成され、
しかも、ゲート電極に高熱が加わる虞がない為、その材
料に耐熱性が要求されることはなく、従って、導電性が
良好なものを選択することができるので、高周波用の半
導体装置や高集積化された半導体装置に好適である。
第１図乃至第５図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図を表している
。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はｎ型チャ
ネル領域、３は不純物を含有した有機珪化物膜、３Ａは
ゲート電極コンタクト窓、４はフオド・レジスト膜、５
はｎ“型ソース領域、６はｎ＋型トドレイン領域７はゲ
ート電極、８はソース電極、９はドレイン電極をそれぞ
れ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 一 工程要所に餓ける半導体装置の要部切断側面図第１図 工程要所に於ける半導体装置の要部切断側面図第２図 工程要所に於ける半導体装置の要部切断側面図第３図 ア 第４図 工程要所１こ於ける半導体装置の要部切断側面図第５図
要所に於ける半導体装置の要部切断側面図を表している
。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はｎ型チャ
ネル領域、３は不純物を含有した有機珪化物膜、３Ａは
ゲート電極コンタクト窓、４はフオド・レジスト膜、５
はｎ“型ソース領域、６はｎ＋型トドレイン領域７はゲ
ート電極、８はソース電極、９はドレイン電極をそれぞ
れ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 一 工程要所に餓ける半導体装置の要部切断側面図第１図 工程要所に於ける半導体装置の要部切断側面図第２図 工程要所に於ける半導体装置の要部切断側面図第３図 ア 第４図 工程要所１こ於ける半導体装置の要部切断側面図第５図
Claims (1)
- 【特許請求の範囲】 基板上にゲート電極コンタクト窓を有する不純物含有絶
縁膜を形成し、 次いで、該絶縁膜から不純物を拡散してソース領域及び
ドレイン領域を形成し、 その後、前記ゲート電極コンタクト窓にゲート電極を形
成する工程が含まれてなること を特徴とする化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27605985A JPS62136078A (ja) | 1985-12-10 | 1985-12-10 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27605985A JPS62136078A (ja) | 1985-12-10 | 1985-12-10 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62136078A true JPS62136078A (ja) | 1987-06-19 |
Family
ID=17564220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27605985A Pending JPS62136078A (ja) | 1985-12-10 | 1985-12-10 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62136078A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201372A (ja) * | 1982-05-20 | 1983-11-24 | Nec Corp | 半導体装置の製造方法 |
| JPS58201373A (ja) * | 1982-05-20 | 1983-11-24 | Nec Corp | 半導体装置の製造方法 |
| JPS6018970A (ja) * | 1983-07-12 | 1985-01-31 | Nec Corp | 半導体装置の製造方法 |
| JPS61294872A (ja) * | 1985-06-24 | 1986-12-25 | Sony Corp | 電界効果型トランジスタの製造方法 |
-
1985
- 1985-12-10 JP JP27605985A patent/JPS62136078A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201372A (ja) * | 1982-05-20 | 1983-11-24 | Nec Corp | 半導体装置の製造方法 |
| JPS58201373A (ja) * | 1982-05-20 | 1983-11-24 | Nec Corp | 半導体装置の製造方法 |
| JPS6018970A (ja) * | 1983-07-12 | 1985-01-31 | Nec Corp | 半導体装置の製造方法 |
| JPS61294872A (ja) * | 1985-06-24 | 1986-12-25 | Sony Corp | 電界効果型トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784718A (en) | Method for manufacturing semiconductor device | |
| US5252502A (en) | Method of making MOS VLSI semiconductor device with metal gate | |
| US5605854A (en) | Integrated Ti-W polycide for deep submicron processing | |
| US5705439A (en) | Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS | |
| JPH03178135A (ja) | 絶縁ゲート電界効果トランジスタ製造方法 | |
| US5924001A (en) | Ion implantation for preventing polycide void | |
| EP0589159B1 (en) | Method for contacting a semiconductor device | |
| JPS62136078A (ja) | 化合物半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH10242462A (ja) | 半導体装置およびその製造方法 | |
| JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
| JP2624656B2 (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPH0612822B2 (ja) | 半導体装置 | |
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR0151254B1 (ko) | 반도체소자 제조방법 | |
| JPH0745821A (ja) | 半導体装置の製造方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH01251670A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61229369A (ja) | 半導体装置の製造方法 | |
| JPH08204009A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JPH05129599A (ja) | 半導体素子およびその製造方法 | |
| JPH06104286A (ja) | 化合物半導体装置の製造方法 | |
| JPH0340438A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 |