JPS6051948A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6051948A JPS6051948A JP58159903A JP15990383A JPS6051948A JP S6051948 A JPS6051948 A JP S6051948A JP 58159903 A JP58159903 A JP 58159903A JP 15990383 A JP15990383 A JP 15990383A JP S6051948 A JPS6051948 A JP S6051948A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- register
- signal
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ発明の利用分野〕
本発明は、分鼓先バッファ記憶装置に闘し、特に分肢命
令の処理を高速化するためのバッファ記憶装置に関する
ものである。
令の処理を高速化するためのバッファ記憶装置に関する
ものである。
パイプライン計算機では、命令の処理を部分処理に分解
し、個々の部分処理を実行する専用の独立なユニットを
用意し、連続した複数の命令を工場の組立てラインのよ
うにオーバーラツプして処理することＫより高速処理を
行っている。しかし、分肢命令が出現すると、パイプラ
インの流れに乱れが生じるため、処理性能が低下する。
し、個々の部分処理を実行する専用の独立なユニットを
用意し、連続した複数の命令を工場の組立てラインのよ
うにオーバーラツプして処理することＫより高速処理を
行っている。しかし、分肢命令が出現すると、パイプラ
インの流れに乱れが生じるため、処理性能が低下する。
したがって、高速処理を行う計算機の処理性能の向上の
ためには、分肢命令の高速処理が必要不可欠である。
ためには、分肢命令の高速処理が必要不可欠である。
分絃命令の出現によってパイプラインの流れが乱れる原
因は、分絃が成立した場合、ターゲット命令語（分肢先
命令語）が得られるまでに時間がかかり、これが得られ
るまではターゲット命令語のデコードを開始できないこ
とである。したがって、分肢命令を高速処理するために
は、ターゲット・フェッチの高速化が必要である。
因は、分絃が成立した場合、ターゲット命令語（分肢先
命令語）が得られるまでに時間がかかり、これが得られ
るまではターゲット命令語のデコードを開始できないこ
とである。したがって、分肢命令を高速処理するために
は、ターゲット・フェッチの高速化が必要である。
従来、ターゲット・７エツチの高速化を実現するものと
して、ルート・メモリが提案されている（特公昭５４−
９４５１−公報「情報処理装置」谷型）。
して、ルート・メモリが提案されている（特公昭５４−
９４５１−公報「情報処理装置」谷型）。
ルート・メモリ１は、第１図に示すように１命令デコ一
ド時に命令アドレス（ＩＡ）をキーとして、次の２つを
出力する連想記憶メモリである。
ド時に命令アドレス（ＩＡ）をキーとして、次の２つを
出力する連想記憶メモリである。
すなわち、（１）命令アドレスの指す命令が成立する分
岐命令であるか否かの予測（ＢＡ？）、および（ｉｆ）
成立する分１命令である場合にけ、そのターゲット命令
語（ＴＩ）である。しかし、上記ルート・メモリＩＫは
、次のような欠点がある。すなわち、命令アドレス（Ｉ
Ａ）のみを十−としてルート・メモリ１を論照している
ため、１つの分岐命令が複数のターゲット命令のうちの
どれか１つに分岐する場合を扱うことができないことで
ある。すなわち、第２図に示すように、メイン・ルーチ
ン３のＡ点からサブルーチン（ＳＵＢＲＴ）の先頭アド
レスに分岐し、これを終了してからターゲット・アドレ
ス４に戻り、その後Ｂ点で再び同一サブルーチン（８Ｕ
ＢＲＴ）Ｋ分岐して、これを終了してから戻る場合、ル
ート・メモリにはターゲット・アドレス養の命令語が格
納されているため、正しいターゲット・アドレス５の命
令語に戻ることができない。
岐命令であるか否かの予測（ＢＡ？）、および（ｉｆ）
成立する分１命令である場合にけ、そのターゲット命令
語（ＴＩ）である。しかし、上記ルート・メモリＩＫは
、次のような欠点がある。すなわち、命令アドレス（Ｉ
Ａ）のみを十−としてルート・メモリ１を論照している
ため、１つの分岐命令が複数のターゲット命令のうちの
どれか１つに分岐する場合を扱うことができないことで
ある。すなわち、第２図に示すように、メイン・ルーチ
ン３のＡ点からサブルーチン（ＳＵＢＲＴ）の先頭アド
レスに分岐し、これを終了してからターゲット・アドレ
ス４に戻り、その後Ｂ点で再び同一サブルーチン（８Ｕ
ＢＲＴ）Ｋ分岐して、これを終了してから戻る場合、ル
ート・メモリにはターゲット・アドレス養の命令語が格
納されているため、正しいターゲット・アドレス５の命
令語に戻ることができない。
本発明の目的は、このような従来の欠点を改善し、１つ
の分岐命令が複数のターゲット命令の１つに分岐する場
合にも、正しいターゲット命令列を出力することが可能
な分岐先バッファ記憶装置を提供することＫある。
の分岐命令が複数のターゲット命令の１つに分岐する場
合にも、正しいターゲット命令列を出力することが可能
な分岐先バッファ記憶装置を提供することＫある。
上記目的を達成するため、本発明の分岐先バッファ記憶
装置は、分岐命令で指定された分岐条件が成立した場合
、上記分岐命令中に含まれるレジスタ指定情報および変
位情報にもとづいたメモリ中のターゲット命令に分岐す
る命令処理装置において、上記分岐命令の命令アドレス
と上記分岐命令のレジスタ指定情報が指示する１つ以上
のレジスタの値および上記変位情報を連想キーとして入
力し、上記分岐命令のターゲット命令語を含む命令群を
出力する連想記憶装置および上記分岐命令で分岐が実行
された場合に１上記分１命令のターゲット命令語を含む
命令群を上記連想記憶装置に登録する手段を有すること
に特徴がある。
装置は、分岐命令で指定された分岐条件が成立した場合
、上記分岐命令中に含まれるレジスタ指定情報および変
位情報にもとづいたメモリ中のターゲット命令に分岐す
る命令処理装置において、上記分岐命令の命令アドレス
と上記分岐命令のレジスタ指定情報が指示する１つ以上
のレジスタの値および上記変位情報を連想キーとして入
力し、上記分岐命令のターゲット命令語を含む命令群を
出力する連想記憶装置および上記分岐命令で分岐が実行
された場合に１上記分１命令のターゲット命令語を含む
命令群を上記連想記憶装置に登録する手段を有すること
に特徴がある。
第３図は、本発明による分岐先バッファ記憶装置と命令
処理装置とのインターフェース図である。
処理装置とのインターフェース図である。
命令処理装置１００と分岐先バッファ記憶装置１０２と
は、ＩＣ信＠１ｌｉｌ１０４、ＤＩＳＰ信号線１０６、
ＢＲＮ信Ｊｉｊ線１０８、ＧＲＢ信号線１１０、ＧＲＸ
信号［１１２、ＴＫＮＰ信号線１１昼、ＰＴＩ信Ｊ＃線
１１８、ＴＩ信号線１２０およびＴＫＮ信号１１ｉｉ
１２２の合計０本の信号線で結合されている。
は、ＩＣ信＠１ｌｉｌ１０４、ＤＩＳＰ信号線１０６、
ＢＲＮ信Ｊｉｊ線１０８、ＧＲＢ信号線１１０、ＧＲＸ
信号［１１２、ＴＫＮＰ信号線１１昼、ＰＴＩ信Ｊ＃線
１１８、ＴＩ信号線１２０およびＴＫＮ信号１１ｉｉ
１２２の合計０本の信号線で結合されている。
本発明の分岐先バッファ記憶装置１０２は、分岐命令の
命令アドレス、変位情報、分岐命令語のターゲット・ア
ドレスｔ−法定するパラメータ、すなわち分１命令中の
レジスタ指定情報の指示するレジスタ値を連想キーとし
て、その分岐命令のターゲット命令語【含む命令群を出
力するものである。
命令アドレス、変位情報、分岐命令語のターゲット・ア
ドレスｔ−法定するパラメータ、すなわち分１命令中の
レジスタ指定情報の指示するレジスタ値を連想キーとし
て、その分岐命令のターゲット命令語【含む命令群を出
力するものである。
なお、特定のコンピュータ（例えば、ＩＢＭ３ｙｓｔ＠
ｍ ／ ３７０）では、分岐命令の指示するベース・レ
ジスタ値とインデックス・レジスタ値と変位情報により
、ターゲット・アドレスが決定されるが、本実施例はこ
の場合に対応しており、上記パラメータとしてベース・
レジスタ値とインデックス・レジスタ値を用いている。
ｍ ／ ３７０）では、分岐命令の指示するベース・レ
ジスタ値とインデックス・レジスタ値と変位情報により
、ターゲット・アドレスが決定されるが、本実施例はこ
の場合に対応しており、上記パラメータとしてベース・
レジスタ値とインデックス・レジスタ値を用いている。
また、ベース−レジスタ値とインデックス・レジスタ値
と分岐命令語中の変位情報との和ではなく、分岐命令の
指示する汎用レジスタの値をターゲット命令のアドレス
とする分岐命令に対して、本実施例を適用する場合には
、連想キーとなるベース・レジスタまたはインディクス
・レジスタの値の片方の値をゼνとし、他方の値を汎用
レジスタの値として分岐先バッファ記憶をアクセスする
。
と分岐命令語中の変位情報との和ではなく、分岐命令の
指示する汎用レジスタの値をターゲット命令のアドレス
とする分岐命令に対して、本実施例を適用する場合には
、連想キーとなるベース・レジスタまたはインディクス
・レジスタの値の片方の値をゼνとし、他方の値を汎用
レジスタの値として分岐先バッファ記憶をアクセスする
。
分敲先バッファ記憶装置１０２では、分岐命令の指すベ
ース・レジスタとインデックス・レジスタの値（汎用レ
ジスタの値をターゲラ）・アドレスとする分岐命令に対
しては、汎用レジスタの値）を連想キーとして用いてい
るので、サブルーチン・リターンのように、１つの分岐
命令が複数のタ−ゲット命令の中のいずれか１つに分岐
する場合にも、上記連想キーが異なるため、これを扱う
ことができる。
ース・レジスタとインデックス・レジスタの値（汎用レ
ジスタの値をターゲラ）・アドレスとする分岐命令に対
しては、汎用レジスタの値）を連想キーとして用いてい
るので、サブルーチン・リターンのように、１つの分岐
命令が複数のタ−ゲット命令の中のいずれか１つに分岐
する場合にも、上記連想キーが異なるため、これを扱う
ことができる。
分岐先バッファ記憶装置１１０２ ｔ−用いると、ター
ゲット・７エツチの高速化が達成されるので、分１命令
が高速に処理できる。
ゲット・７エツチの高速化が達成されるので、分１命令
が高速に処理できる。
第４図は、第３図における命令処理装置の詳細ブロック
図である〇 第４図には、分岐先バッファ１０２と、命令処理装置η
１００が記載されている。命令処理装置１００は、命令
フェッチ・アドレス・ユニット１０命令ストレージ（メ
モリ１）１２、命令バッファ１４、命令レジスタ１５、
セレクタ１１．１３、分肢命令検出回路３０、セレクタ
切換回路３２、デコード切換回路３４、汎用レジスタ１
７、セレクタ１８，１．９、アドレス加算器２０、オペ
ランド・ストレージ（メモリ２）２１実行ユニット２２
から構成される。
図である〇 第４図には、分岐先バッファ１０２と、命令処理装置η
１００が記載されている。命令処理装置１００は、命令
フェッチ・アドレス・ユニット１０命令ストレージ（メ
モリ１）１２、命令バッファ１４、命令レジスタ１５、
セレクタ１１．１３、分肢命令検出回路３０、セレクタ
切換回路３２、デコード切換回路３４、汎用レジスタ１
７、セレクタ１８，１．９、アドレス加算器２０、オペ
ランド・ストレージ（メモリ２）２１実行ユニット２２
から構成される。
次に１全体の動作を説明する。
命令群を読み出す際の命令プリフェッチ・アドレスを、
あらかじめ命令７エツチ・アドレス・ユニットＩＯＫ格
納しておき、セレクタ１１でアドレス加算器２０の出力
または命令フェッチ・アドレス・ユニット１０の上記命
令プリ７エツチ・アドレス出力の一方を選択してメモリ
１２にアクセスし、１命令群を命令バッファ１４に読み
出して格納する。命令バッファ１４から１命令ずつ命令
レジスタ１５に読み出し、命令内の変位情報をアドレス
加算器２ｏの一方の入力として用いるため転送する。命
令バッファ１４から命令レジスタ１５に読み出された命
令のアドレスは、ＩＣ信号線１０４を介して分岐先バッ
ファ１０２に送出される。同時に、分肢命令飴中の変位
情報をＤＩＳＰＩＣ信号線１０６て分岐先バッファ１０
２に送出する。分肢命令検出回路３０は命令をデコード
し、分岐命令のときにはＢＲＮ信号８１１０８に１”を
出力して分岐先バッファ１０２を起動する。また、汎用
レジスタ１７のペース・レジスタとインデックス・レジ
スタの６値が、命令レジスタ１５の中のペース・フィー
ルドとインディクス・フィールドによりセレクタ１８．
１９で選択され、さらにアドレス加算器２０で上記変位
情報とともに加算されて、その結果が命令フェッチ・ア
ドレス・ユニット１０およびセレクタ１１に転送され、
次のターゲット命令のアドレスとなる。セレクタ１１に
転送されたこのターゲット命令のアドレスは、ターゲッ
ト命令＠１含む命令群をフェッチするために、命令スト
レージ・ユニット１２に入力される。
あらかじめ命令７エツチ・アドレス・ユニットＩＯＫ格
納しておき、セレクタ１１でアドレス加算器２０の出力
または命令フェッチ・アドレス・ユニット１０の上記命
令プリ７エツチ・アドレス出力の一方を選択してメモリ
１２にアクセスし、１命令群を命令バッファ１４に読み
出して格納する。命令バッファ１４から１命令ずつ命令
レジスタ１５に読み出し、命令内の変位情報をアドレス
加算器２ｏの一方の入力として用いるため転送する。命
令バッファ１４から命令レジスタ１５に読み出された命
令のアドレスは、ＩＣ信号線１０４を介して分岐先バッ
ファ１０２に送出される。同時に、分肢命令飴中の変位
情報をＤＩＳＰＩＣ信号線１０６て分岐先バッファ１０
２に送出する。分肢命令検出回路３０は命令をデコード
し、分岐命令のときにはＢＲＮ信号８１１０８に１”を
出力して分岐先バッファ１０２を起動する。また、汎用
レジスタ１７のペース・レジスタとインデックス・レジ
スタの６値が、命令レジスタ１５の中のペース・フィー
ルドとインディクス・フィールドによりセレクタ１８．
１９で選択され、さらにアドレス加算器２０で上記変位
情報とともに加算されて、その結果が命令フェッチ・ア
ドレス・ユニット１０およびセレクタ１１に転送され、
次のターゲット命令のアドレスとなる。セレクタ１１に
転送されたこのターゲット命令のアドレスは、ターゲッ
ト命令＠１含む命令群をフェッチするために、命令スト
レージ・ユニット１２に入力される。
ペース・レジスタとインデックス・レジスタの値は、Ｇ
ＲＢ信＠線１１０とＧＲＸ信号線１１２にそれぞれ出力
され、分岐先バッフ７１０２に送出される。分岐でない
普通の命令のときＫは、アドレス加算′ａ２０の出力で
オペランド・ストレージ２１ｔ−アクセスし、オペラン
ドを読みｔｈ して実行ユニット２２にこれを与えるこ
とにより実行させる。
ＲＢ信＠線１１０とＧＲＸ信号線１１２にそれぞれ出力
され、分岐先バッフ７１０２に送出される。分岐でない
普通の命令のときＫは、アドレス加算′ａ２０の出力で
オペランド・ストレージ２１ｔ−アクセスし、オペラン
ドを読みｔｈ して実行ユニット２２にこれを与えるこ
とにより実行させる。
分岐先バッファ１０２は、＠傍線１０４．１０６゜１１
０．１１２ を介して転送されたデータを連想キーとし
て、対応するターゲット命令語を含む命令群が分岐先バ
ッファ１０２内に登録されているか否カを調べる。登録
されているときには、分岐先バッファ１０２はＴＫＮＰ
信号線１１４にｌ”′を出力し、さらにターゲット命令
語を含む命令群をＰＴＩ信号線１１８に出力する。セレ
クタ切換回路３２は、信号線１１４から“１”を受け取
ったとき、点線で示す制御線を介してセレクタ１３に右
側入力を選択させ、命令バッファ１４にターゲット命令
語を含む命令群を格納する。
０．１１２ を介して転送されたデータを連想キーとし
て、対応するターゲット命令語を含む命令群が分岐先バ
ッファ１０２内に登録されているか否カを調べる。登録
されているときには、分岐先バッファ１０２はＴＫＮＰ
信号線１１４にｌ”′を出力し、さらにターゲット命令
語を含む命令群をＰＴＩ信号線１１８に出力する。セレ
クタ切換回路３２は、信号線１１４から“１”を受け取
ったとき、点線で示す制御線を介してセレクタ１３に右
側入力を選択させ、命令バッファ１４にターゲット命令
語を含む命令群を格納する。
なお、分岐先バッファ１０２にターゲット命令語を含む
命令群が登録されていないときには、分岐先バッファ記
憶１０２は、ＴＫＮＰ信号線１１４Ｋ“０″を出力する
。
命令群が登録されていないときには、分岐先バッファ記
憶１０２は、ＴＫＮＰ信号線１１４Ｋ“０″を出力する
。
デコード切換回路３４は、信号線１１４を介して“Ｏ１
″が転送されてきたときには、分岐命令が分肢不成立と
予測して信号線４０を“０″”Ｋして、命令バッファ１
４内の分岐命令の次の命令を命令レジスタ１５に切り出
し、そのデコードを開始する。
″が転送されてきたときには、分岐命令が分肢不成立と
予測して信号線４０を“０″”Ｋして、命令バッファ１
４内の分岐命令の次の命令を命令レジスタ１５に切り出
し、そのデコードを開始する。
これに対して、信号、ＩＩｉ！１１４を介して“１″が
転送されてきたときには、信号線４０を“ｌ”ＫＬ、て
分舷命令が分岐成立と予測し、信号［１１８を介して命
令バッファ１４に格納されたターゲット命令を含む命令
群の中のターゲット命令語を命令レジスタ１５に切り出
し、そのデコードを開始する。
転送されてきたときには、信号線４０を“ｌ”ＫＬ、て
分舷命令が分岐成立と予測し、信号［１１８を介して命
令バッファ１４に格納されたターゲット命令を含む命令
群の中のターゲット命令語を命令レジスタ１５に切り出
し、そのデコードを開始する。
実行：ｘ、ｘット２２は、上記デコードと並行して分岐
命令の実行を行う。分岐命令のデコード開始から一定時
間後に分岐命令の実行が完了し、分岐命令の判定結果が
得られる。また、それと同時に、アドレス加算器２０か
らセレクタ１１を介して命令ストレージ・ユニット１２
に入力されたターゲット・アドレスにもとづいて、ター
ゲット命令語を含む命令群の７エツチを行う。
命令の実行を行う。分岐命令のデコード開始から一定時
間後に分岐命令の実行が完了し、分岐命令の判定結果が
得られる。また、それと同時に、アドレス加算器２０か
らセレクタ１１を介して命令ストレージ・ユニット１２
に入力されたターゲット・アドレスにもとづいて、ター
ゲット命令語を含む命令群の７エツチを行う。
実行ユニット２２は、分肢不成立のときＫはＴＫＮ償号
１１１２２に０”を出力する。また、分岐成立のときＫ
は、ＴＫＮ信号線１２２Ｋ“１″′を出力して、分岐先
バッファ１０２に転送する。そして、命令ストレージ・
ユニット１２から読み出されたターゲット命令語を含む
命令群を信号！ １２０を介して分岐先バッファ１０２
に送出する。
１１１２２に０”を出力する。また、分岐成立のときＫ
は、ＴＫＮ信号線１２２Ｋ“１″′を出力して、分岐先
バッファ１０２に転送する。そして、命令ストレージ・
ユニット１２から読み出されたターゲット命令語を含む
命令群を信号！ １２０を介して分岐先バッファ１０２
に送出する。
分岐先バッファ記憶１０２は、信号線１２０、α１）
１２２を介して転送されたデータにもとづき、書き込み
サイクル動作を行う。
サイクル動作を行う。
第５［ｉ！！１は、本発明の実施例を示す分岐先バッフ
ァ記憶装置の構成図である。
ァ記憶装置の構成図である。
分１先バッファ記憶装置は、過去に分舷成１立となった
分岐先命令の命令語群を、連想キーである分鮭命令語の
アドレス、分岐命令語中の変位情報ペース・レジスタと
インデックス・レジスタの値とともに記憶している。分
岐先バッファ記憶Ｕｔｔでは、各分岐命令は、その分岐
命令が前回実行されたときと同じ成立／不成立判足をす
ると予測し、かつ前回の実行が成立判定のときには、そ
のときのターゲット命令語と同じものが実行されると予
測する。したがって、ある分岐命令の連想キーに対応す
るターゲット命令語を含む命令群が分岐先バッファ記憶
に記憶されているときＫは、その連想キーの元になった
分岐命令は成立すると予測され、そうでないときには不
成立と予測される。
分岐先命令の命令語群を、連想キーである分鮭命令語の
アドレス、分岐命令語中の変位情報ペース・レジスタと
インデックス・レジスタの値とともに記憶している。分
岐先バッファ記憶Ｕｔｔでは、各分岐命令は、その分岐
命令が前回実行されたときと同じ成立／不成立判足をす
ると予測し、かつ前回の実行が成立判定のときには、そ
のときのターゲット命令語と同じものが実行されると予
測する。したがって、ある分岐命令の連想キーに対応す
るターゲット命令語を含む命令群が分岐先バッファ記憶
に記憶されているときＫは、その連想キーの元になった
分岐命令は成立すると予測され、そうでないときには不
成立と予測される。
ある分岐命令に対し、分岐先バッフ了記憶が不成立と予
測して、実際にその分岐命令が分岐不成αつ 立となった場合には、分岐先バッファの内容は変化しな
い。また、ある分岐命令に対し、分岐先バッファ記憶が
不成立と予測したＫも拘らず、実際にはその分岐命令が
分岐成立となった場合には、その分岐命令のターゲット
命令語を含む命令群と連想キーは対応して分岐先バッフ
ァ記憶装置に新しく記憶される。ある分岐命令に対し、
分岐先バッファ記憶が成立と予想したＫも拘らず、実際
にはその分岐命令が分岐不成立となった場合には、その
分岐命令のターゲット命令語を含む命令群および対応す
る連想キーは分岐先バッファ記憶から削除される。さら
に、ある分岐命令に対して、分岐先バッファ記憶が成立
と予測して、実際にその分岐命令が分岐成立となった場
合には、その分岐命令のターゲット命令語を含む命令群
は、予測時に用いたターゲット命令語を含む命令群の上
に重ね書きされる。
測して、実際にその分岐命令が分岐不成αつ 立となった場合には、分岐先バッファの内容は変化しな
い。また、ある分岐命令に対し、分岐先バッファ記憶が
不成立と予測したＫも拘らず、実際にはその分岐命令が
分岐成立となった場合には、その分岐命令のターゲット
命令語を含む命令群と連想キーは対応して分岐先バッフ
ァ記憶装置に新しく記憶される。ある分岐命令に対し、
分岐先バッファ記憶が成立と予想したＫも拘らず、実際
にはその分岐命令が分岐不成立となった場合には、その
分岐命令のターゲット命令語を含む命令群および対応す
る連想キーは分岐先バッファ記憶から削除される。さら
に、ある分岐命令に対して、分岐先バッファ記憶が成立
と予測して、実際にその分岐命令が分岐成立となった場
合には、その分岐命令のターゲット命令語を含む命令群
は、予測時に用いたターゲット命令語を含む命令群の上
に重ね書きされる。
第５図に示すように、分岐先バッファ記憶は、ＲＡＭ４
１２，２３６、セレクタ２０８，２５４゜４００．４４
２，４３８、レジスタ２０２，２１６゜２１８．２２０
，２２２，２３８，２６２，２６４、制御回路４１４お
よびその他の組合わせ論理回路から構成される。
１２，２３６、セレクタ２０８，２５４゜４００．４４
２，４３８、レジスタ２０２，２１６゜２１８．２２０
，２２２，２３８，２６２，２６４、制御回路４１４お
よびその他の組合わせ論理回路から構成される。
ＲＡＭ４１２には、過去に分岐成立となった分岐命令の
命令アドレスの上位１２ビット、分岐命令語の変位情報
、ペース・レジスタとインデックス・レジスタの値、お
よびターゲット命令語を含む命令群が記憶されている。
命令アドレスの上位１２ビット、分岐命令語の変位情報
、ペース・レジスタとインデックス・レジスタの値、お
よびターゲット命令語を含む命令群が記憶されている。
ＲＡ Ｆ、、４４１２はＴＩフィールド、ＧＲＢフィー
ルド、Ｇ ＲＸ ’フィールド、ＤＩ ＳＰフィールド
、Ｉ ＣＵフィールド、Ｖａｊｉｄ フィールドから構
成されている。ＴＩフィールドには、上記ターゲット命
令語を含む命令群が、ＧＲＢフィールドには上記ペース
・レジスタの値が、ＧＲＸフィールドには上記インデッ
クス・レジスタの値が、ＤＩＳＰフィールドには、上記
分岐命令語中の関位情報が、ＩＣＵ）・ｆ−ルドには上
記命令アドレスの上位１２ビツトが記憶されている。
ルド、Ｇ ＲＸ ’フィールド、ＤＩ ＳＰフィールド
、Ｉ ＣＵフィールド、Ｖａｊｉｄ フィールドから構
成されている。ＴＩフィールドには、上記ターゲット命
令語を含む命令群が、ＧＲＢフィールドには上記ペース
・レジスタの値が、ＧＲＸフィールドには上記インデッ
クス・レジスタの値が、ＤＩＳＰフィールドには、上記
分岐命令語中の関位情報が、ＩＣＵ）・ｆ−ルドには上
記命令アドレスの上位１２ビツトが記憶されている。
ＲＡＭ４１２の各フィールドは、２０−・６５１５３６
（２の１６乗）カラム構成となっている。
（２の１６乗）カラム構成となっている。
ＲＡＭ２３６は、再配置制御データを記憶したＲＰＬフ
ィールドから構成される装置 しては、Ｆ Ｉ Ｆ Ｏ （ Ｆｉｒｓｔ Ｉｎ Ｆｉ
ｒｓｔ Ｏｕｔ ）方式、Ｌ Ｒ Ｕ （ Ｌｅａｓｔ
ｌｅｏｅｎｔｊｙ Ｕｓｅｄ ）方式等の公知技術の
いずれかを用いればよい。
ィールドから構成される装置 しては、Ｆ Ｉ Ｆ Ｏ （ Ｆｉｒｓｔ Ｉｎ Ｆｉ
ｒｓｔ Ｏｕｔ ）方式、Ｌ Ｒ Ｕ （ Ｌｅａｓｔ
ｌｅｏｅｎｔｊｙ Ｕｓｅｄ ）方式等の公知技術の
いずれかを用いればよい。
ＲＡＭ２３６は、６５５３６カラム構成となっている。
制御回路４１４は、ＲＡＭ４１２，２３６の読み出し、
書き込み起動、セレクタ２０８，４．４２ の切換え、
レジスタ２０２，２１６，２１８，２２０，２３８。
書き込み起動、セレクタ２０８，４．４２ の切換え、
レジスタ２０２，２１６，２１８，２２０，２３８。
２６２、２６４ の沓き込み起動を行う。
ＲＡＭ４１２は、読み出し起動時には、信号線２１０で
指定されたカラムの全ローが同時に読み出され、書き込
み起動時には、信号！２１０で指定されたカラムの中で
、信号＆ｌ２１２で指定されたローに対して書き込みが
行われる。
指定されたカラムの全ローが同時に読み出され、書き込
み起動時には、信号！２１０で指定されたカラムの中で
、信号＆ｌ２１２で指定されたローに対して書き込みが
行われる。
なお、本実施例では、２ロー、６５５３６カラム構成で
あるが、任意のｐ−数、任意のカラム数で構成できるこ
とは勿論である。また、本実施例では、分岐命令アドレ
スの下位１６ビツトなカラム・αυ アドレスの決定に用いているが、分妓命令アドレス、分
肢命令語中の変位情報、ベース・レジスタ、インデック
ス・レジスタの値の中のビットの任意のビットの組合わ
せをカラム・アドレスの決定ニ使うことができるのは明
らかである。
あるが、任意のｐ−数、任意のカラム数で構成できるこ
とは勿論である。また、本実施例では、分岐命令アドレ
スの下位１６ビツトなカラム・αυ アドレスの決定に用いているが、分妓命令アドレス、分
肢命令語中の変位情報、ベース・レジスタ、インデック
ス・レジスタの値の中のビットの任意のビットの組合わ
せをカラム・アドレスの決定ニ使うことができるのは明
らかである。
次に１分肢先バツファ記憶装置の動作の詳細を説明する
。
。
分肢先バツファ記憶の動作は、読み出しサイクルと書き
込みサイクルからなる。
込みサイクルからなる。
（＆）読み出しサイクル
分肢先バツファ記憶の読み出しサイクルの動作は、ＢＲ
ＮＲ号線１０８を介して“１”が制御回路４１４に転送
された時点から開始される。制御回路４１４は、ＲＡＭ
４１２，２３６の読み出しを起動し、セレクタ２０８に
左選択信号を出す。また、レジスタ２０２，２１６，２
１８，２２０。
ＮＲ号線１０８を介して“１”が制御回路４１４に転送
された時点から開始される。制御回路４１４は、ＲＡＭ
４１２，２３６の読み出しを起動し、セレクタ２０８に
左選択信号を出す。また、レジスタ２０２，２１６，２
１８，２２０。
２２２の書き込みを起動する。
書き込みが起動されたＩＣＬＩレジスタ２０２には、信
号線２００を介してＩＣ信号！！！１０４の下位１６ビ
ツトが書き込まれ、ＩＣＵＩレジスタα６） ２２２にはＩＣ信号線１０４の上位１６ビツトが書き込
まれる。また、書き込みが起動されたＧＲＢＩＲジスタ
２１６、ＧＩＩＸＩレジスタ２１８、ＤＩＳＰレジスタ
２２０には、それぞれＧＲＢＲ号線１１０、ＧＲＸ信号
＆１１１２、ＤＩ ＳＰ倍信号１０６のデータが書き込
まれる。
号線２００を介してＩＣ信号！！！１０４の下位１６ビ
ツトが書き込まれ、ＩＣＵＩレジスタα６） ２２２にはＩＣ信号線１０４の上位１６ビツトが書き込
まれる。また、書き込みが起動されたＧＲＢＩＲジスタ
２１６、ＧＩＩＸＩレジスタ２１８、ＤＩＳＰレジスタ
２２０には、それぞれＧＲＢＲ号線１１０、ＧＲＸ信号
＆１１１２、ＤＩ ＳＰ倍信号１０６のデータが書き込
まれる。
また、読み出しを起動されたｌＩＡＭ４１２。
２３６は、信＠線２０４、セレクタ２０８、信号線２１
０を介して伝達されたＩＣ信号線１０４の下位１２ビツ
トで指定されたカラムのデータを、Ｏｌ号対線４０，２
６８，２７０，２７２，２７４，２７６。
０を介して伝達されたＩＣ信号線１０４の下位１２ビツ
トで指定されたカラムのデータを、Ｏｌ号対線４０，２
６８，２７０，２７２，２７４，２７６。
２７８、 ２８０， ２８２， ２８４， ２８６，
２９２， ２９４に出力する。
２９２， ２９４に出力する。
比較器２４８，２５０の左側には、信号ｆｉｌ１１０。
１１２、１０６，４．２６，４３４ のデータが入力さ
れる。
れる。
比較器２４．８の右側には、信号！１２８４，２８０。
２７６、２７２．２６８ のデータが入力される。比較
ｆａ２５（１）右ｉｌｌ Ｋ ハ、信号［２８６，２８
２，２７８。
ｆａ２５（１）右ｉｌｌ Ｋ ハ、信号［２８６，２８
２，２７８。
２７４、２７０ のデータが入力される。比較器２４８
。
。
２５０は、右側入力データと左側入力データとが等しい
ときに信号！３０６，３０８にそれぞれ゜１”を出力し
、等しくないときＫはｏ ” ｔ− Ｉｎ力する。
ときに信号！３０６，３０８にそれぞれ゜１”を出力し
、等しくないときＫはｏ ” ｔ− Ｉｎ力する。
すなわち、汎用コンピュータから転送された分肢命令ア
ドレスの上位１６ビツト、ペース・レジスタとインデッ
クス・レジスタの値、および分肢命＋ｉと、ローＱ／＄
２−１から読み出したＩ ＣＵ７イールド、ＧＲＢ７Ｒ
ールド、ＧＲＸ７Ｒールド、ＤＩＳＰフィールドのデー
タそれぞれが等しく、かつ■１７１遣フィールドの値が
“１”Ｋ等しければ、比較器２４８／２δ０は“１″を
出力し、それ以外では“０”を出力する。
ドレスの上位１６ビツト、ペース・レジスタとインデッ
クス・レジスタの値、および分肢命＋ｉと、ローＱ／＄
２−１から読み出したＩ ＣＵ７イールド、ＧＲＢ７Ｒ
ールド、ＧＲＸ７Ｒールド、ＤＩＳＰフィールドのデー
タそれぞれが等しく、かつ■１７１遣フィールドの値が
“１”Ｋ等しければ、比較器２４８／２δ０は“１″を
出力し、それ以外では“０”を出力する。
ロー０かロー１のいずれかのデータが上記のように等し
い場合、すなわち、分肢先バツファに連想キーに対応す
るターゲット命令語を含む命令群が登録されている場合
には、信号線３０６または３０８が“１”Ｋなり、ＯＲ
圓絡路２５６ＴＫＮＰ信号！１１４に“ｌ”を出力し、
汎用コンピュータ１００ｋｃ転送する。また、エンコー
ダ２５８は、連想キ一に対応するターゲット命令語を含
む命令群が登録されているロ一番号の２進数として、信
傍線３５８に出力する。例えば、ローＩＫ連想キーに対
応するターゲット命令語が登録されているならば、比較
１２４８，２５０により信号線３０８にだけ“１′″が
出力され、エンコーダ２δ８は信号線３５８に“ｌ”を
出力する。信号ｌＩ！ｉ！３５８のデータはセレクタ２
５４に入力され、信号線２９２゜２９４の中で、登録さ
れていたローから出ている信・け線のデータをＰＴＩ信
号線１１８に出力し、汎用コンピュータ１００Ｋ転送す
る。例えば、信＠＆１３５８に１”が出力されているな
らば、信号！ ２９４−のデータがＰＴＩ信＠線１１８
に出力さし、汎用コンピュータ１００に転送される。
い場合、すなわち、分肢先バツファに連想キーに対応す
るターゲット命令語を含む命令群が登録されている場合
には、信号線３０６または３０８が“１”Ｋなり、ＯＲ
圓絡路２５６ＴＫＮＰ信号！１１４に“ｌ”を出力し、
汎用コンピュータ１００ｋｃ転送する。また、エンコー
ダ２５８は、連想キ一に対応するターゲット命令語を含
む命令群が登録されているロ一番号の２進数として、信
傍線３５８に出力する。例えば、ローＩＫ連想キーに対
応するターゲット命令語が登録されているならば、比較
１２４８，２５０により信号線３０８にだけ“１′″が
出力され、エンコーダ２δ８は信号線３５８に“ｌ”を
出力する。信号ｌＩ！ｉ！３５８のデータはセレクタ２
５４に入力され、信号線２９２゜２９４の中で、登録さ
れていたローから出ている信・け線のデータをＰＴＩ信
号線１１８に出力し、汎用コンピュータ１００Ｋ転送す
る。例えば、信＠＆１３５８に１”が出力されているな
らば、信号！ ２９４−のデータがＰＴＩ信＠線１１８
に出力さし、汎用コンピュータ１００に転送される。
ロー０およびロー１のいずれにも、連想キーに対応する
ターゲット命令語を含む命令群が登録されていない場合
には、ｆ目傍線３０６，３０８は両方とも“０”となり
、ＯＲ回路２５６は“Ｏ１′をＴＫＮＰ償＠線１１４に
出力し、汎用コンピュータ１００に転送する。
ターゲット命令語を含む命令群が登録されていない場合
には、ｆ目傍線３０６，３０８は両方とも“０”となり
、ＯＲ回路２５６は“Ｏ１′をＴＫＮＰ償＠線１１４に
出力し、汎用コンピュータ１００に転送する。
さらに１信［！ｊ２６８，２７０＆Ｃは、ｖａｊｉｄフ
ィールドから読み出されたデータが出力されておα９） す、このデータは最左無効ロ一番号エンコーダ４０４と
全ロー有効判定論理回路４０６に入力される。
ィールドから読み出されたデータが出力されておα９） す、このデータは最左無効ロ一番号エンコーダ４０４と
全ロー有効判定論理回路４０６に入力される。
最左無効ロ一番号エンコーダ４０４は、■ａｊｉｄフィ
ールドから読み出されたデータが“ＯＩ′であるローの
中で最も小さいロ一番号を２進数にエンコードして信号
線４２２に出力する。全ロー有効判定論理回路４０６は
、ｖａｊｉ４フィールドから読み出されたすべてのｐ−
のデータが１″であるときに、“１′″を信号線４２４
に出力し、それ以外のときには“０′″を出力する。
ールドから読み出されたデータが“ＯＩ′であるローの
中で最も小さいロ一番号を２進数にエンコードして信号
線４２２に出力する。全ロー有効判定論理回路４０６は
、ｖａｊｉ４フィールドから読み出されたすべてのｐ−
のデータが１″であるときに、“１′″を信号線４２４
に出力し、それ以外のときには“０′″を出力する。
ＢＲＮ信号線１０８を介して“１″′が制御回路４１４
に入力してから、このようＫして読み出しサイクルの動
作が行われ、信号！２４０，４２２゜４２４．１１４，
３５８ Ｋデータが出力される詩刻に、制御回路４１４
はＲＰＬＯレジスタ２３８、レジｘ、＊４１８，４２０
．ＨＩＴＳＶレジスタ２６２、ＲＯＷ＋ＳＶレジスタ２
６４の書き込みを起動する。
に入力してから、このようＫして読み出しサイクルの動
作が行われ、信号！２４０，４２２゜４２４．１１４，
３５８ Ｋデータが出力される詩刻に、制御回路４１４
はＲＰＬＯレジスタ２３８、レジｘ、＊４１８，４２０
．ＨＩＴＳＶレジスタ２６２、ＲＯＷ＋ＳＶレジスタ２
６４の書き込みを起動する。
書き込みが起動されたＲＰＬＯレジスタ２３８、レジス
タ４１８，４２０、ＨＩＴＳＶ レジＸ ＊ ２６２、
Ｃ２０） ＲＯＷ＋Ｓｖレジ；１１２６４には、信号ｍ２＋ｏ。
タ４１８，４２０、ＨＩＴＳＶ レジＸ ＊ ２６２、
Ｃ２０） ＲＯＷ＋Ｓｖレジ；１１２６４には、信号ｍ２＋ｏ。
４２２．４２４，１１４，３５８のデータがそれぞれ書
き込まれる。上記各レジスタＫｍき込まれたデータは、
次に説明する書き込みサイクルで使用される。
き込まれる。上記各レジスタＫｍき込まれたデータは、
次に説明する書き込みサイクルで使用される。
（ｂ） ｔｌ！き込みす・Ｃクル
ｎ Ｉ’ Ｌ Ｏレジスタ２３８に記憶された再配置制
御データは、信号線２４２を介して書き込みロー選択回
路２４４に人力される。書き込みロー選択回路２４４は
、ＦＩＦＯ方式、ＬＲＵ方式等の周知の再配置方式を用
いて構成されるものであり、粛き込まれるローを選択し
、そのｐ一番号に信号線４０２を介してセレクタ４００
に入力する。
御データは、信号線２４２を介して書き込みロー選択回
路２４４に人力される。書き込みロー選択回路２４４は
、ＦＩＦＯ方式、ＬＲＵ方式等の周知の再配置方式を用
いて構成されるものであり、粛き込まれるローを選択し
、そのｐ一番号に信号線４０２を介してセレクタ４００
に入力する。
レジスタ４１８に記憶されていたデータは、信号１ｆＭ
４．ＯＢを介してセレクタ４００に入力される。
４．ＯＢを介してセレクタ４００に入力される。
レジスタ４２０のデータは、信＠線４１０を介してセレ
クタ４００に入力される。信号線４１０【介して“１″
が人力されるときには、セレクタ４００はイｄ＠腺４０
２のデータを（ｄ＠線４３６に出力する。信号＃ ４．
１０を介して０”が人力されるときＫは、セレクタ４０
０は信号！４０８のデータを信号線４３６に出力する。
クタ４００に入力される。信号線４１０【介して“１″
が人力されるときには、セレクタ４００はイｄ＠腺４０
２のデータを（ｄ＠線４３６に出力する。信号＃ ４．
１０を介して０”が人力されるときＫは、セレクタ４０
０は信号！４０８のデータを信号線４３６に出力する。
信号線４３６のデータは、分岐先バッフ７にターゲット
命令語を含む命令群と連想キーを新しく記憶するローの
番号であり、セレクタ４３８に入力される。
命令語を含む命令群と連想キーを新しく記憶するローの
番号であり、セレクタ４３８に入力される。
１（ＱＷ＋ＳＶレジスタ２６４のデータは、信号線３５
６を介してセレクタ４３８に入力される。
６を介してセレクタ４３８に入力される。
ＨＩＴＳＶレジスタ２６２のデータは、信号粗３５４を
介してセレクタ４３８に入力される。
介してセレクタ４３８に入力される。
信号！３５４を介して１”が人力されるときＫは、セレ
クタ４３８は信号ｌ５３５６のデータを信号！１２１２
に出力する。信号線３５４を介して“０”が入力される
ときには、セレクタ４３８は、信号！４３６のデータを
信号１１２１２に出力する。信号！１ｉ２１２のデータ
は、再配置制御データ更新論理回路２４６とＲＡＭ４１
２に入力される。信号１１２１２のデータは、書さ込み
サイクルでＲＡＭ４１２に書き込まれるｐ−の番号であ
る。
クタ４３８は信号ｌ５３５６のデータを信号！１２１２
に出力する。信号線３５４を介して“０”が入力される
ときには、セレクタ４３８は、信号！４３６のデータを
信号１１２１２に出力する。信号！１ｉ２１２のデータ
は、再配置制御データ更新論理回路２４６とＲＡＭ４１
２に入力される。信号１１２１２のデータは、書さ込み
サイクルでＲＡＭ４１２に書き込まれるｐ−の番号であ
る。
再配蓋制御データ更新論理回路２４６には、さらにＩｔ
ＰＬＯレジスタ２３８のデータが信＠線２４２を介して
人力される。再配置制御データ更新論理回路２４６は、
ＦＩＦＯ方式、ＬＲＵ方式等の周知の再配置方式を用い
て構成されるものであり、信号４１２１２上の書き込み
ロー（１号に基づいて信号線２４２上の再配置制御デー
タを更新する。
ＰＬＯレジスタ２３８のデータが信＠線２４２を介して
人力される。再配置制御データ更新論理回路２４６は、
ＦＩＦＯ方式、ＬＲＵ方式等の周知の再配置方式を用い
て構成されるものであり、信号４１２１２上の書き込み
ロー（１号に基づいて信号線２４２上の再配置制御デー
タを更新する。
更新された再配置制御データは、信号ｆＭ２３４を介し
てＴｔＡＭ２３６に人力される。
てＴｔＡＭ２３６に人力される。
さらに、ＧＩｔＢＩレジスタ２１６、ＧＲＸＩレジスタ
２１８、ＤＩＳＰレジスタ２２０、ＩＣＵＩレジスタ２
２２のデータは、それぞれ信号線２２４．２２６，２２
８，２３０′ｆ：介してＲＡＭ４１２のそれぞれＧＲＢ
フィールド、ＧＲＸフィールド、ｎｌ５Ｐフイールド、
ＩＣＵフィールドに入力される。
２１８、ＤＩＳＰレジスタ２２０、ＩＣＵＩレジスタ２
２２のデータは、それぞれ信号線２２４．２２６，２２
８，２３０′ｆ：介してＲＡＭ４１２のそれぞれＧＲＢ
フィールド、ＧＲＸフィールド、ｎｌ５Ｐフイールド、
ＩＣＵフィールドに入力される。
ＢＲＮ信号［１０８を介して“１′″が転送されてから
一定時間後に１汎用コンピユータ１００では分ト命令の
実行が完了し、ＴＫＮ信＠線１２２を介して判定結果が
転送され、分肢成立のときにはさらＫＴＩ信号［１２０
を介してターゲット命令（２の 飴が転送される。
一定時間後に１汎用コンピユータ１００では分ト命令の
実行が完了し、ＴＫＮ信＠線１２２を介して判定結果が
転送され、分肢成立のときにはさらＫＴＩ信号［１２０
を介してターゲット命令（２の 飴が転送される。
上記事象に同期して、制御回路４１４は、Ｈ■ＴＳＶレ
ジスタ２６２が“ｌ″′またはＴＫＮ信号線１２２が１
″のときのみ、セレクタ２０６に右選択信号を出し、Ｒ
ＡＭ４１２，２３６の書き込みを起動する。さらに１制
御回路４１４は、ＴＫＮ信号８１２２が１″のときにセ
レクタ２３２に右選択信号を出し、ＴＫＮ信号線１２２
が“Ｏ１′のときに左選択信号を出す。
ジスタ２６２が“ｌ″′またはＴＫＮ信号線１２２が１
″のときのみ、セレクタ２０６に右選択信号を出し、Ｒ
ＡＭ４１２，２３６の書き込みを起動する。さらに１制
御回路４１４は、ＴＫＮ信号８１２２が１″のときにセ
レクタ２３２に右選択信号を出し、ＴＫＮ信号線１２２
が“Ｏ１′のときに左選択信号を出す。
ＩＣＬＩレジスタ２０２のデータは、信号線２０６、セ
レクタ２０８、信号５２１０を介してＲＡＭ４１２とＲ
ＡＭ２３６＆ｃ入力される。
レクタ２０８、信号５２１０を介してＲＡＭ４１２とＲ
ＡＭ２３６＆ｃ入力される。
書き込みが起動されたＲＡＭ４１２のＧＲＢフィールド
、ＧＲＸフィールド、ＤＩＳＰフィールド、ＩＣＵフィ
ールドには、それぞれ信号Ｍ ２２４゜２２６．２２８
，２３０ のデータが、信号線２１０の指示するカラム
でかつ信号線２１２の指示するｐ−に書き込まれる。
、ＧＲＸフィールド、ＤＩＳＰフィールド、ＩＣＵフィ
ールドには、それぞれ信号Ｍ ２２４゜２２６．２２８
，２３０ のデータが、信号線２１０の指示するカラム
でかつ信号線２１２の指示するｐ−に書き込まれる。
書き込みが起動されたＲＡＭ２３６には、信号線２３４
のデータが信号線２１０の指示するカラ（２り 八ＫＷき込まれる。
のデータが信号線２１０の指示するカラ（２り 八ＫＷき込まれる。
ＨＩＴＳＶレジＸ＊２６２が“１″テアリ、カッＴＫＮ
信号ｌｉ！Ｊ１２２が“ｌ”のときＫは、さらにＲＡＭ
４１２のＴＩフィールドにＴＩ信号線１２０のデータが
書き込まれ、Ｖａｌｉａフィールドには“１”が書き込
まれる。これにより、読み出しサイクルで読み出された
ターゲット命令給を含む命令群の上に、ＴＩ信号締１２
０を介して転送されたターゲット命令＃ｎを含む命令群
が重ね書ぎされる。
信号ｌｉ！Ｊ１２２が“ｌ”のときＫは、さらにＲＡＭ
４１２のＴＩフィールドにＴＩ信号線１２０のデータが
書き込まれ、Ｖａｌｉａフィールドには“１”が書き込
まれる。これにより、読み出しサイクルで読み出された
ターゲット命令給を含む命令群の上に、ＴＩ信号締１２
０を介して転送されたターゲット命令＃ｎを含む命令群
が重ね書ぎされる。
マタ、）ｆＩＴＳＶレジＸ 夕２６２ カ″１″テあり
、かつＴＫＮ信号線１２２が０”のときには、ざらに■
ａｊｌフィールドに“０″が書き込まれる。これにより
、読み出しサイクルで読み出されたターゲット命令語を
含む命令「−と、それに対応する連想キーが分岐先バッ
ファ記憶から削除される。
、かつＴＫＮ信号線１２２が０”のときには、ざらに■
ａｊｌフィールドに“０″が書き込まれる。これにより
、読み出しサイクルで読み出されたターゲット命令語を
含む命令「−と、それに対応する連想キーが分岐先バッ
ファ記憶から削除される。
また、ＨＩＴＳｖレジＸ タ２６２カ”Ｏ”ｔ’アリ、
かつＴＫＮｒａ号４１ｊ１２２ カ’ｌ”ノドｔＫハ、
サラＫＴＩ７（−／ｌ’ドＩＣＴｌ信号＆［１２０のデ
ータが書き込まれ、Ｖａｌｔａフィールドには’１”が
畜き込まれる。これによって、ターゲット命令語と、そ
れに対応する連想キーが分岐先バッファ記憶に新しく記
憶される。
かつＴＫＮｒａ号４１ｊ１２２ カ’ｌ”ノドｔＫハ、
サラＫＴＩ７（−／ｌ’ドＩＣＴｌ信号＆［１２０のデ
ータが書き込まれ、Ｖａｌｔａフィールドには’１”が
畜き込まれる。これによって、ターゲット命令語と、そ
れに対応する連想キーが分岐先バッファ記憶に新しく記
憶される。
ＨＩＴＳＶ レジＸタ２６２．！：ＴＫＮ信号１ｆｆｉ
１２２が、ともにＯ１１のときＫは、何も行われない。
１２２が、ともにＯ１１のときＫは、何も行われない。
以上説明したように、本発明によれば、分岐先バッファ
記憶では、分岐命令が指示するベース・レジスタとイン
デックス・レジスタの値（汎用レジスタの値をターゲッ
ト・アドレスとする分岐命令に対しては汎用レジスタの
値）を連想キーの１つとして用いるので、サブルーチン
・リターンのように、１つの分岐命令が複数のターゲッ
ト命令の中のどれか１つに分岐する場合にも同じように
扱うことができる。
記憶では、分岐命令が指示するベース・レジスタとイン
デックス・レジスタの値（汎用レジスタの値をターゲッ
ト・アドレスとする分岐命令に対しては汎用レジスタの
値）を連想キーの１つとして用いるので、サブルーチン
・リターンのように、１つの分岐命令が複数のターゲッ
ト命令の中のどれか１つに分岐する場合にも同じように
扱うことができる。
第１図および第２図は従来のルート・メモリの機能とそ
の欠点を説明する図、第３図は本発明の分岐先バッファ
記憶と命令処理装置とのインターフェース図、第４図は
第３図の詳細ブ四ツタ図、第５図は本発明の実施例を示
す分絃先バッファ記憶装置ｆのブロック図である。 １０４：■Ｃ信号線、１０６：ＤＩＳＰ信号線、１０８
： ＢＲＮ信号線、１１０’ＧＩＬＢ信号線、１１２
：ＧＲＸ信琴線、１１４ ： ＴＫＮＰ信号線、１１８
：ＰＴＩ信号線、１２０；ＴＩ信号砿、１２２：ＴＫＮ
信号線、４１２，２３６：ＲＡＭ。 ４１４＝制御回路、２４．８，２５０：比較器、２０８
゜２５４．４００，４４２．４３８：セレクタ。 ｃ′７＋ ２６６− → リ
の欠点を説明する図、第３図は本発明の分岐先バッファ
記憶と命令処理装置とのインターフェース図、第４図は
第３図の詳細ブ四ツタ図、第５図は本発明の実施例を示
す分絃先バッファ記憶装置ｆのブロック図である。 １０４：■Ｃ信号線、１０６：ＤＩＳＰ信号線、１０８
： ＢＲＮ信号線、１１０’ＧＩＬＢ信号線、１１２
：ＧＲＸ信琴線、１１４ ： ＴＫＮＰ信号線、１１８
：ＰＴＩ信号線、１２０；ＴＩ信号砿、１２２：ＴＫＮ
信号線、４１２，２３６：ＲＡＭ。 ４１４＝制御回路、２４．８，２５０：比較器、２０８
゜２５４．４００，４４２．４３８：セレクタ。 ｃ′７＋ ２６６− → リ
Claims (1)
- ω分肢命令で指定された分絃条件が成立した場合、上記
分肢命令中に含まれるレジスタ指定情報および変位情報
にもとづいたメモリ中のターゲット命令に分肢する命令
処理装置において、上記分肢命令の命令アドレスと上記
分肢命令のレジスタ指定情報が指示する１つ以上のレジ
スタの値および上記変位情報を連想キーとして入力し、
上記分肢命令のターゲット命令語を含む命令群を出力す
る連想記憶装置および上記分肢命令で分肢が実行された
場合に１上記分妓命令のターゲット命令語を含む命令群
を上記連想記憶装置に登録する手段を有することを特徴
とする分鼓先バッファ記憶装置０
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159903A JPS6051948A (ja) | 1983-08-31 | 1983-08-31 | 情報処理装置 |
| US06/645,672 US4725947A (en) | 1983-08-31 | 1984-08-30 | Data processor with a branch target instruction storage |
| DE8484110391T DE3479251D1 (en) | 1983-08-31 | 1984-08-31 | A data processor with a branch target instruction storage |
| EP84110391A EP0135844B1 (en) | 1983-08-31 | 1984-08-31 | A data processor with a branch target instruction storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159903A JPS6051948A (ja) | 1983-08-31 | 1983-08-31 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6051948A true JPS6051948A (ja) | 1985-03-23 |
| JPH0557616B2 JPH0557616B2 (ja) | 1993-08-24 |
Family
ID=15703687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58159903A Granted JPS6051948A (ja) | 1983-08-31 | 1983-08-31 | 情報処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4725947A (ja) |
| EP (1) | EP0135844B1 (ja) |
| JP (1) | JPS6051948A (ja) |
| DE (1) | DE3479251D1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221036A (ja) * | 1986-03-13 | 1987-09-29 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 計算装置 |
| JPS62224829A (ja) * | 1986-03-25 | 1987-10-02 | Nec Corp | 命令キヤツシユ制御方式 |
| JPS62293434A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | 分岐先予測制御方式 |
| JPS6324421A (ja) * | 1986-07-17 | 1988-02-01 | Nec Corp | 情報処理装置 |
| JPS6336336A (ja) * | 1986-07-30 | 1988-02-17 | Nec Corp | 情報処理装置 |
| JPH01169538A (ja) * | 1987-12-02 | 1989-07-04 | Internatl Business Mach Corp <Ibm> | 命令事前取出し装置 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1250667A (en) * | 1985-04-15 | 1989-02-28 | Larry D. Larsen | Branch control in a three phase pipelined signal processor |
| JPS6421628A (en) * | 1987-07-17 | 1989-01-25 | Mitsubishi Electric Corp | Arithmetic processing unit |
| US5134561A (en) * | 1987-07-20 | 1992-07-28 | International Business Machines Corporation | Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries |
| US4901233A (en) * | 1987-07-20 | 1990-02-13 | International Business Machines Corporation | Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries |
| US4914579A (en) * | 1988-02-17 | 1990-04-03 | International Business Machines Corporation | Apparatus for branch prediction for computer instructions |
| US5155818A (en) * | 1988-09-28 | 1992-10-13 | Data General Corporation | Unconditional wide branch instruction acceleration |
| US5113515A (en) * | 1989-02-03 | 1992-05-12 | Digital Equipment Corporation | Virtual instruction cache system using length responsive decoded instruction shifting and merging with prefetch buffer outputs to fill instruction buffer |
| JP2682217B2 (ja) * | 1989-08-28 | 1997-11-26 | 日本電気株式会社 | マイクロプロセッサ |
| US5230068A (en) * | 1990-02-26 | 1993-07-20 | Nexgen Microsystems | Cache memory system for dynamically altering single cache memory line as either branch target entry or pre-fetch instruction queue based upon instruction sequence |
| JP2560889B2 (ja) * | 1990-05-22 | 1996-12-04 | 日本電気株式会社 | マイクロプロセッサ |
| US5197132A (en) * | 1990-06-29 | 1993-03-23 | Digital Equipment Corporation | Register mapping system having a log containing sequential listing of registers that were changed in preceding cycles for precise post-branch recovery |
| DE59010857D1 (de) * | 1990-10-12 | 1999-02-04 | Siemens Ag | Vorrichtung zur Befehlsbereitstellung in einem Mikroprozessor |
| US5454090A (en) * | 1990-10-12 | 1995-09-26 | Siemens Aktiengesellschaft | Apparatus for furnishing instructions in a microprocessor with a multi-stage pipeline processing unit for processing instruction phase and having a memory and at least three additional memory units |
| US5265213A (en) * | 1990-12-10 | 1993-11-23 | Intel Corporation | Pipeline system for executing predicted branch target instruction in a cycle concurrently with the execution of branch instruction |
| US5276825A (en) * | 1991-03-12 | 1994-01-04 | Chips & Technologies, Inc. | Apparatus for quickly determining actual jump addresses by assuming each instruction of a plurality of fetched instructions is a jump instruction |
| JP2984463B2 (ja) * | 1991-06-24 | 1999-11-29 | 株式会社日立製作所 | マイクロコンピュータ |
| JP2773471B2 (ja) * | 1991-07-24 | 1998-07-09 | 日本電気株式会社 | 情報処理装置 |
| US5434986A (en) * | 1992-01-09 | 1995-07-18 | Unisys Corporation | Interdependency control of pipelined instruction processor using comparing result of two index registers of skip instruction and next sequential instruction |
| JP2761688B2 (ja) * | 1992-02-07 | 1998-06-04 | 三菱電機株式会社 | データ処理装置 |
| US5442756A (en) * | 1992-07-31 | 1995-08-15 | Intel Corporation | Branch prediction and resolution apparatus for a superscalar computer processor |
| US5692167A (en) * | 1992-07-31 | 1997-11-25 | Intel Corporation | Method for verifying the correct processing of pipelined instructions including branch instructions and self-modifying code in a microprocessor |
| US5694564A (en) * | 1993-01-04 | 1997-12-02 | Motorola, Inc. | Data processing system a method for performing register renaming having back-up capability |
| DE4345028A1 (de) * | 1993-05-06 | 1994-11-10 | Hewlett Packard Co | Vorrichtung zur Reduzierung von Verzögerungen aufgrund von Verzweigungen |
| US5623614A (en) * | 1993-09-17 | 1997-04-22 | Advanced Micro Devices, Inc. | Branch prediction cache with multiple entries for returns having multiple callers |
| US5664135A (en) * | 1994-09-28 | 1997-09-02 | Hewlett-Packard Company | Apparatus and method for reducing delays due to branches |
| US6052801A (en) * | 1995-05-10 | 2000-04-18 | Intel Corporation | Method and apparatus for providing breakpoints on a selectable address range |
| JP2987311B2 (ja) * | 1995-05-12 | 1999-12-06 | 松下電器産業株式会社 | プロセッサ及び翻訳装置 |
| US5659679A (en) * | 1995-05-30 | 1997-08-19 | Intel Corporation | Method and apparatus for providing breakpoints on taken jumps and for providing software profiling in a computer system |
| US6112019A (en) * | 1995-06-12 | 2000-08-29 | Georgia Tech Research Corp. | Distributed instruction queue |
| US5621886A (en) * | 1995-06-19 | 1997-04-15 | Intel Corporation | Method and apparatus for providing efficient software debugging |
| US5740413A (en) * | 1995-06-19 | 1998-04-14 | Intel Corporation | Method and apparatus for providing address breakpoints, branch breakpoints, and single stepping |
| US5905881A (en) * | 1995-11-30 | 1999-05-18 | Unisys Corporation | Delayed state writes for an instruction processor |
| US5867699A (en) * | 1996-07-25 | 1999-02-02 | Unisys Corporation | Instruction flow control for an instruction processor |
| US5903750A (en) * | 1996-11-20 | 1999-05-11 | Institute For The Development Of Emerging Architectures, L.L.P. | Dynamic branch prediction for branch instructions with multiple targets |
| US6189092B1 (en) | 1997-06-30 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | Pipeline processor capable of reducing branch hazards with small-scale circuit |
| US5974543A (en) * | 1998-01-23 | 1999-10-26 | International Business Machines Corporation | Apparatus and method for performing subroutine call and return operations |
| US6446197B1 (en) | 1999-10-01 | 2002-09-03 | Hitachi, Ltd. | Two modes for executing branch instructions of different lengths and use of branch control instruction and register set loaded with target instructions |
| US6772325B1 (en) * | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
| US9952869B2 (en) | 2009-11-04 | 2018-04-24 | Ceva D.S.P. Ltd. | System and method for using a branch mis-prediction buffer |
| US10713048B2 (en) * | 2017-01-19 | 2020-07-14 | International Business Machines Corporation | Conditional branch to an indirectly specified location |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845149A (ja) * | 1971-10-09 | 1973-06-28 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3551895A (en) * | 1968-01-15 | 1970-12-29 | Ibm | Look-ahead branch detection system |
| JPS549456B2 (ja) * | 1972-07-05 | 1979-04-24 | ||
| JPS52116131A (en) * | 1976-03-26 | 1977-09-29 | Toshiba Corp | Microprogram instruction control unit |
| US4315314A (en) * | 1977-12-30 | 1982-02-09 | Rca Corporation | Priority vectored interrupt having means to supply branch address directly |
| US4430711A (en) * | 1980-05-30 | 1984-02-07 | Signetics Corporation | Central processing unit |
| US4399507A (en) * | 1981-06-30 | 1983-08-16 | Ibm Corporation | Instruction address stack in the data memory of an instruction-pipelined processor |
-
1983
- 1983-08-31 JP JP58159903A patent/JPS6051948A/ja active Granted
-
1984
- 1984-08-30 US US06/645,672 patent/US4725947A/en not_active Expired - Fee Related
- 1984-08-31 EP EP84110391A patent/EP0135844B1/en not_active Expired
- 1984-08-31 DE DE8484110391T patent/DE3479251D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845149A (ja) * | 1971-10-09 | 1973-06-28 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221036A (ja) * | 1986-03-13 | 1987-09-29 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 計算装置 |
| JPS62224829A (ja) * | 1986-03-25 | 1987-10-02 | Nec Corp | 命令キヤツシユ制御方式 |
| JPS62293434A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | 分岐先予測制御方式 |
| JPS6324421A (ja) * | 1986-07-17 | 1988-02-01 | Nec Corp | 情報処理装置 |
| JPS6336336A (ja) * | 1986-07-30 | 1988-02-17 | Nec Corp | 情報処理装置 |
| JPH01169538A (ja) * | 1987-12-02 | 1989-07-04 | Internatl Business Mach Corp <Ibm> | 命令事前取出し装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0135844A3 (en) | 1987-08-26 |
| US4725947A (en) | 1988-02-16 |
| EP0135844B1 (en) | 1989-08-02 |
| JPH0557616B2 (ja) | 1993-08-24 |
| EP0135844A2 (en) | 1985-04-03 |
| DE3479251D1 (en) | 1989-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6051948A (ja) | 情報処理装置 | |
| US4476525A (en) | Pipeline-controlled data processing system capable of performing a plurality of instructions simultaneously | |
| EP0437044B1 (en) | Data processing system with instruction tag apparatus | |
| US3949379A (en) | Pipeline data processing apparatus with high speed slave store | |
| JPH02153428A (ja) | キャッシュ装置と命令読出し装置 | |
| JPH0814801B2 (ja) | プログラマブルアクセスメモリ | |
| JPH063584B2 (ja) | 情報処理装置 | |
| GB2234833A (en) | Pipelined register write buffer | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPS5917457B2 (ja) | ２進化１０進訂正装置 | |
| US5276853A (en) | Cache system | |
| RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
| US3162841A (en) | Instruction counter system | |
| JPS61224051A (ja) | バッファメモリ制御方法 | |
| JP3132566B2 (ja) | 命令先行制御装置 | |
| JPS59183434A (ja) | 命令先取り制御方式 | |
| JPS6023378B2 (ja) | 情報処理装置 | |
| JPS61170830A (ja) | レジスタ参照方法 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPS6146562A (ja) | 配列要素の演算処理方式 | |
| JPH0432924A (ja) | 最大値検出装置と最小値検出装置 | |
| JPS5896346A (ja) | 階層型演算方式 | |
| JPH01149132A (ja) | 並列データ処理制御方法 | |
| JPS61100835A (ja) | 移動命令論理比較命令処理方式 | |
| JPS6347834A (ja) | 先行制御方式 |