JPS60501187A - 鉛直 ｄ−ｍｏｓ ｅｐｒｏｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 鉛直　Ｄ−ＭＯＳ　ＥＰＲＯＭ 技術分野 本発明は鉛直Ｄ−ＭＯ８トランジスタ技術を用いた電気的ｌこプログラム可能な 消去できる記憶素子ｌこ関する。

背景技術 ＥＰＲＯＭ　素子はドレインがビット線に接続され、ソースが接地された通粛の ｎチャンネルＭＯ８エンハンスメント　モード　トランジスタの単純な変形であ る。トランジスタのゲートは浮遊（浮動）シ、ゲート上の多結晶シリコン語線へ の谷１ｊｋ結曾によって制帥される。　トランジスタを流れる電流は論理“ｌ″ として絖まわ、電流の不存在は”０”としで読まｎる。

素子は語線とビット線とに同時に高電圧をかけて非導電状態を保存する。これら の条件の下に２いてはホットエレクトロン（熱い電子）がチャンネルから浮遊ゲ ートに注入され、それを頁１圧に荷重する◇ゲートを捕獲逗子で荷電すると、語 線はそｎｔこ十分な電圧をかけることができなくて以後の読み出し動作の間にト ランジスタをオンにする。素子擾こ紫外線を当てると捕獲１子のエネルギは周囲 の鍍朶の伝４帝のレベルまで尚められ、それらの相互の反発力ｔこよってゲート から訛れ出る。２５６−ＫｉＤＰｌ（ＩＯＭはエレクトロニツシクス（ｎｔｅｃ ｔｒｏｎｔｃｓ　）ｇの１９８３年２月２４日号の８！□１９〜９３頁に載って いるパン　バスカーク＠（Ｖａｎ　Ｈｕｓｋｉｒｋ　ｅｔ　ａｌ、　）　Ｃ／） 　１計数さｉたＮチャンネル過程によって２５６−にビットの密度まで高められ たｍ　−Ｐ　ＲＯＩＶｉ８　Ｊ　（ＰＪ−Ｐ　ＲＯＭ５　Ｇｒａｄｕａｔｅｔｏ 　２５６−Ｋ　Ｄｅｎｓｉｔｙ　ＶＶｉｔｂ　５ｃａｌｅｄ　Ｎ　−Ｃｈａｎｎ ｅｌＰｒｏｃｅｓｓ　）という論文に述べられでいる。

電気的Ｉこ消去できるルＰ几ＯｉＪはＨｋ；ＰＨ０ＭまたはＥ２ＰＲＯＭと呼ば れる。ＥＥＰＲＯＭの説明とビットととｌこ消去する方法とは１９８１年にアカ デミツクブレス社（Ａｃａｄｅｍｉｃ　Ｐｒｅｓｓ　）　ｌｊｚら出版ｉ５ｎ、 ｆ、−’ｔ’−７７カーング（Ｄａｗｓｏｎ　Ｋａｈｎｇ　）　輌来の「シリコ ン来横回路」（Ｓ由ｃｏｎ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ７ｒｃｕｉｔｓ　）の２ ２０〜２３９頁ｉｃ４っている。

現存するＥＰＲＯＭおよびＥＥＰＲＯｒＡは大きな体積を必要とする横方向すな わち千面傳造を用いる。こｎｉこよって収率が低く、コストが尚く、回路製作が 遅く、比戟的嶋インピーダンスになる。

垂直ＤＭＯ８またはＤ　−Ｍ　０８果槓回路は高１圧、−磁力の用途に用いら眉 、るが、プログラムｐＴｇ＠な記゛慮系子のような用途にはＭ用だとは思われで いなかった。鉛直１）ＭＯ８装置は１９８２年プレンティス　ホール社（Ｐｒｅ ｎｔｉｃｅ−Ｈａｌｌ、　Ｉｎｃ、　）　”Ａ行ノエドウィン　オクスナー（ｈ ：ｄｗｊｎ　Ｓ。

０ｘｎｅｒ　）　ＣＤ　［パ１７−ＦＥＴＳとそれら（ＤＳｃａ用Ｊ　（Ｐｏｗ ｅｒＦｇＴＳａｎｄ　Ｔｈｅｉｒ　Ａｐｐｌｉｃａｔｉｏｎ　）　ｃｔ）　４５ 〜４７貞に述べらｎている。

発明の開示 流を減少させ、書込動作を遅ｎ、させる。

ＥＦＲＯＭ記憶装置（１０）を消去するために紫外線励起を通常用いて浮遊ゲー ）　（２２）から電子を除去する。

記憶装置（１０）のパッケージは紫外線に対して透明なガラスの蓋（図示しない ）を持っている。この構成では電気的消去は困難である。

電気的消去は、さＣらに複雑な構造を付加することにより中性化（中和）まｆた は浮遊ゲート（２２）中の負の電荷を放出することにより行なうことができる。

第２Ｂ図は本発明の鉛＠ＤＭＯ８ＦｉＰＲＯＭ記憶素子（３０）を示す。ここで はｎ子基板の下側（３２）がドレイン領域を形成する。「本体」は従来のトラン ジスタの基１２（１２）と同等で、第１ｐ型拡散（３４）　ｔこよって形成され る。第２ｎ型拡散（３６）はソース端子（３８）と接続されたソースを形成する 。従来のＤＭＯ８技術におけるようにこｎ、は本体ｌこ用いられた穴によってつ くらｎ６゜後者はｇｒた。ソースから本体への接続を与えて本体（３４〕の電位 を・決＼め・る。

多結晶シ・リコ゛ン浮遊ゲー）　（４０）は酸化物（４２〕内に埋め込まれる。

７本体（３４）中の狭い領域（４４）はチャンネルを形成す・、る。多結晶語線 （４６）（または単一素子（至）用の制御ゲート）が狭いチャンネル領域（４４ ）の上方につくられている。ドレイン電流１１）はチャンネル（４４）を通った 後下向きにドレイン（３２）へ流れる。素子（３０）の書込みは通常のようにな さ石２る。ＥＰＲＯＭ装置の場合は消去は前述のように紫外線を用いて行なわゎ 、る。

ＥＰＲＯＭ配列中の１つの記憶素子（３０）の概略的電気回路を第２ＢＩＥに示 す。ビット線（４８）は従来の記憶素子（１０）におけるようにドレインにでは なくソース（２）曇こ接続されることに注意さｎたい。従来のＮチャンネルＥＰ ＲＯＭ装置（１０〕においては、正の電圧が語線（２６）にかけられると、２進 の”０”がビット線（２７）！こ現われる０船医ＤＭＯ８ＥＦＲＯＭ（３０）の 場合には逆のことが起る。語線（４６）上の正電圧によって２進の°ｌ”がビッ ト線（４８）上に現わｎる。

記憶素子（３０）は従来のＭＰＲＯＭ素子（１０）より大きな利点を持つ。鉛直 電流路のためにそれはより小さく、したがって製造費がより安い。チャンネル領 域が短いのでそれは従来のＢＦＲＯＭより高速である。

第３図において電気約６こ消去可能な記憶素子（３０）をつくるためｌこ第２ｐ 型拡散領域（５０〕を設け、それζこ端子（５２）　＋設ける。この領域は本体 （３４）に拡散する第１拡散の間に拡散するかまたは別の拡散ステップとして行 なうことができる。ｐ型領域（３４）以外に領域〔５０〕を設けることによりゲ ート（４０）の下方にチャンネルをつくるｎ領域を持つｐチャンネルＭＯ８装置 が得られる。

このＥＦｌｉＰＲＯＭ構成は従来のＥＥＰＲＯＭＥＰＲＯＭ装置小型、安価であ る。

消去するためには電極（５２）を電極（３８）　４こ対して負の電位にするが、 制御ゲー）　（４６）は負にする。こｎ、によって塙、Ｔｌｃ；１′；ｉ−ツル ー１訴の１孔”が酸化物（４２）を経てゲート（４０υにＣ注−人さｎｌそ、れ によって曲に「書き込才れた」どの負の電荷も中性化される。本質約６こはｐ領 域（５０）を付加することにより鉛直Ｄ−ＭＯ８素子（３０）に通常のｐチャン ネルが付加。される。

本発明の素子はプロ／グラム可能な記憶装置配列に用いられるばかりでなぐ、プ ログラム可能な論理配列めようなプログラム可能μ累子を必要とするδのような 回路にも用いることができる。

図面の簡単な説明 浄書（内容に変更なし） ＦＩＧ、２Ａ。

手続補正型 昭和５９年１２月７ｇ日 特許庁長官　殿 １　事件の表示 国際出願番号　ＰＣＴ／ＵＳ８４１００３５８２　発明の名称 鉛直　Ｄ−ＭＯＳ　ＥＰＲＯＭ ３　補正をする者 事件との関係　特許出願人 名　称　セミ・プロセシーズ・インコーポレーテツド４代理人 住　所　東京都千代田区永田町１丁目１１番２８号６　補正の対象 特表昭６（１−５０１１８７（４） 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １　トランジスタ基板によってつくられたドレイン領域と、第１ｐ型拡散によっ てつくらｎたチャンネル領琥と、前記第１拡散内の第２Ｎ呈拡散によってつくら れ。 たソースとを持つＤ−ＭＯ８集積回路トランジスタと、前記チャンネル上に延び 、それから絶縁さｎた、電気的に分離さｎ、た浮遊ゲートと を持つ電気的ｌこプログラム可能なトランジスタ素子。 ２　前記浮遊ゲート上憂こ延び、それから電気的に絶縁され、た、前記素子をプ ログラムするための制御ゲートを含む請求の範囲第１項記載の電気的にプログラ ム可能な素子。 ３　前記制御ゲートは語線で、前記ソースに接続されたビット線を持つ請求の範 囲第２項記載の電気的ｌこプログラム可能な素子。 ４　前記浮遊ゲート上の電荷の状態を消去する装置を含む請求の範囲第３項記載 の電気的にプログラム可能な素子。 ５　前記消去装置は前記浮遊ゲートに孔を注入する装置を含む、請求の範囲第４ 項記載の電気的にプログラム可能な素子。 ６　前記孔注入装置は第２ｐ型拡散領域によってつくらｎた隣接ｐチャンネルト ランジスタを含む、請求の範囲第５項記載の電気的にプログラム可能な素子７　 記憶素子が電気約６こ分離された浮遊ゲートを持つ鉛直Ｄ−ＭＯ８型トランジス タ装置と前記素子の状態をプログラムする装置とを備えたことを特徴とする、各 記憶素子に接続さｎた語線とビット線とを持つ、プログラム可能な記憶素子のマ トリックス配列。 ８　各前記記憶素子にはプログラムされた記憶素子の状態を電気的に消去する装 置が設けらｎ、ている、請求の範囲第１項記載の配列。 ９　前記Ｄ−ＭＯ１９型トランジスタはＮチャンネルで、前記消去装置は前、記 Ｄ−ＭＯ８トランジスタのｐ型拡散を用いた、孔を前記浮遊ゲートに注入する隣 接したｐチャンネルトランジスタを備えた、請求の範囲第８項記載の配列。