JPS6041178A - 入力制御装置 - Google Patents
入力制御装置Info
- Publication number
- JPS6041178A JPS6041178A JP14943384A JP14943384A JPS6041178A JP S6041178 A JPS6041178 A JP S6041178A JP 14943384 A JP14943384 A JP 14943384A JP 14943384 A JP14943384 A JP 14943384A JP S6041178 A JPS6041178 A JP S6041178A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- circuit
- input
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Position Input By Displaying (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、外部入力制御装置に関し、更に詳しくは、電
源が投入されている状態では常に一定間隔でデータ送出
を行なうよう構成されているタイプの外部入力装置の入
力制御装置に関するものである。
源が投入されている状態では常に一定間隔でデータ送出
を行なうよう構成されているタイプの外部入力装置の入
力制御装置に関するものである。
任意な時間間隔で時系列に連絡して入力されて来るデー
タは、意味のあるデータと意味のないデータとがある。
タは、意味のあるデータと意味のないデータとがある。
例えば座標入力装置にお〜・て、−ルーベ形カーソルを
位置決め用具として使用する場合、オペレータがＡ点を
指示した最初のデータは意味があるが、次の指示点を指
示すべくＡ点からルーペ形カーソルを移動する迄のＡ点
に停止している期間中のデータは無意味である。更に、
ルーペ形カーソルをＸ点に放置した状況でのデータも無
意味である。
位置決め用具として使用する場合、オペレータがＡ点を
指示した最初のデータは意味があるが、次の指示点を指
示すべくＡ点からルーペ形カーソルを移動する迄のＡ点
に停止している期間中のデータは無意味である。更に、
ルーペ形カーソルをＸ点に放置した状況でのデータも無
意味である。
従来このような無意味のデータは、処理装置にて処理す
る方法を用いて来た。このヨウナ従来の方法では処理装
置に無意味なデータを取込む過程の割込み、或はフラグ
センスに要する処理も含め、処理装置の効率を著しく低
下させる要因であった。
る方法を用いて来た。このヨウナ従来の方法では処理装
置に無意味なデータを取込む過程の割込み、或はフラグ
センスに要する処理も含め、処理装置の効率を著しく低
下させる要因であった。
本発明は外部入力装置からのデータを入力制押装置で受
けた時、入力制御装置内で有意義なデータのみを抽出し
て、有意義なデータのみを処理装置に転送することによ
って、処理装置の負担を軽減すると共に、処理装置の効
率向上を目的とするものである。
けた時、入力制御装置内で有意義なデータのみを抽出し
て、有意義なデータのみを処理装置に転送することによ
って、処理装置の負担を軽減すると共に、処理装置の効
率向上を目的とするものである。
上記目的を達成するため、本発明の入力制御装置におい
ては、外部入力装置から新たに入力されるデータをレジ
スタＡにて受け、その前に入力されたデータはレジスタ
Ｂに移して保持するよう構成されるハード回路と、 Ａ
Ｂ両レジスタの内容を比較し、両者の間に所定の条件が
成立するか否かを判別するハード回路と、条件が成立し
ない場合にはレジスタＡの内容をリセットし、成立する
場合にはレジスタＡの内容をレジスタＢに移すと共に、
処理装置に対して、レジスタＢのデータを取込む要求を
出すように構成したことを特徴とするものである。
ては、外部入力装置から新たに入力されるデータをレジ
スタＡにて受け、その前に入力されたデータはレジスタ
Ｂに移して保持するよう構成されるハード回路と、 Ａ
Ｂ両レジスタの内容を比較し、両者の間に所定の条件が
成立するか否かを判別するハード回路と、条件が成立し
ない場合にはレジスタＡの内容をリセットし、成立する
場合にはレジスタＡの内容をレジスタＢに移すと共に、
処理装置に対して、レジスタＢのデータを取込む要求を
出すように構成したことを特徴とするものである。
以下、本発明の一実施例を添付図面にしだがって具体的
に説明する。
に説明する。
第１図は本発明の入力制御装置の構成を概略に示した図
であり、１は処理装置、２は入力制御装置、６は外部入
力装置（本具体例では座標入力装置で示した。）を示す
。座標入力装置の座標検出盤面１００面上にルーペ形カ
ーソル１１が密接した状態で置かれている場合、外部入
力装置の出力回路１２からは、一定の間隔（数十ミリ秒
程度）で、１１が置かれている点の座標データが入力制
御装置２に送られてくる。この座標データは、ルーペ形
カーソルが前回置かれていた位置から現在位置に移動し
て静止した最初のデータが有意義のデータであって、静
止したまま一定位置に停止（オペレータの手が離れ放置
されている期間を含む）期間中のデータは常に同一であ
り、処理装置に転送する必要がない場合が多い。したが
って本発明では、入力制御装置２に、レジスタＡ９とレ
ジスタＢ７を置き、制御回路５で作る一定タイミングで
、レジスタ９及び７の内容を、比較回路６で比較し、そ
の結果を制御回路５に伝達する。制御回路５ではその比
較結果を所定の条件で判定し、条件が成立する場合（不
一致、即ち異なった有意のデータである場合）にはアン
ド回路８を電量′としレジスタＡ９の内容をレジスタＢ
７へ移すと共に、割込７ラグ４をセットし割込ライン１
５を立てて処理装置１ヘデータ取り込み要求を出す。条
件が成立しない場合には制御回路５はレジスタＡ９なリ
セットして次のデータ受信を待つ状態にする。
であり、１は処理装置、２は入力制御装置、６は外部入
力装置（本具体例では座標入力装置で示した。）を示す
。座標入力装置の座標検出盤面１００面上にルーペ形カ
ーソル１１が密接した状態で置かれている場合、外部入
力装置の出力回路１２からは、一定の間隔（数十ミリ秒
程度）で、１１が置かれている点の座標データが入力制
御装置２に送られてくる。この座標データは、ルーペ形
カーソルが前回置かれていた位置から現在位置に移動し
て静止した最初のデータが有意義のデータであって、静
止したまま一定位置に停止（オペレータの手が離れ放置
されている期間を含む）期間中のデータは常に同一であ
り、処理装置に転送する必要がない場合が多い。したが
って本発明では、入力制御装置２に、レジスタＡ９とレ
ジスタＢ７を置き、制御回路５で作る一定タイミングで
、レジスタ９及び７の内容を、比較回路６で比較し、そ
の結果を制御回路５に伝達する。制御回路５ではその比
較結果を所定の条件で判定し、条件が成立する場合（不
一致、即ち異なった有意のデータである場合）にはアン
ド回路８を電量′としレジスタＡ９の内容をレジスタＢ
７へ移すと共に、割込７ラグ４をセットし割込ライン１
５を立てて処理装置１ヘデータ取り込み要求を出す。条
件が成立しない場合には制御回路５はレジスタＡ９なリ
セットして次のデータ受信を待つ状態にする。
以上の繰返しによって、外部入力装置から入力されるデ
ータの内、前回の入力データに対し、新たに入力された
データが所定の条件に合致しないデータは全て、レジス
タＡ９の段階で捨てられ、条件に合致した有意義データ
のみを処理装置へ転送するように構成したことを特徴と
する入力制御装置である。
ータの内、前回の入力データに対し、新たに入力された
データが所定の条件に合致しないデータは全て、レジス
タＡ９の段階で捨てられ、条件に合致した有意義データ
のみを処理装置へ転送するように構成したことを特徴と
する入力制御装置である。
以上の説明から明らかなように、本発明の入力制御装置
によれば、連続的に入力されるデータの内、有意義なデ
ータのみを、入力制御装置で選別することによって、処
理装置の負担を軽減し、処理装置の効率向上に寄与する
ものである。
によれば、連続的に入力されるデータの内、有意義なデ
ータのみを、入力制御装置で選別することによって、処
理装置の負担を軽減し、処理装置の効率向上に寄与する
ものである。
第１図は本発明による入力制御装置の構成を概略的に示
した図、第２図は座標入力に用いられるルーペ形カーソ
ルの正面図、第６図はルーペ形カーソルを座標検出盤面
上に置いた状態を示した図。 １・・・処理装置、 ２・・・入力制御装置、６・・・
外部入力装置、 ４・・・割込フラグ、５・・・制御回
路、 ６・・比較回路、７・・・レジスタＢ、 ８・・
・アンド回路、９・・・レジスタＡ、 １ｏ・・・座標
検出盤面、１１・・・ルーペ形カーンル、１２・・・出
力回路、１５・・・割込ライン。 代理人弁理士 高 橋 明 夫
した図、第２図は座標入力に用いられるルーペ形カーソ
ルの正面図、第６図はルーペ形カーソルを座標検出盤面
上に置いた状態を示した図。 １・・・処理装置、 ２・・・入力制御装置、６・・・
外部入力装置、 ４・・・割込フラグ、５・・・制御回
路、 ６・・比較回路、７・・・レジスタＢ、 ８・・
・アンド回路、９・・・レジスタＡ、 １ｏ・・・座標
検出盤面、１１・・・ルーペ形カーンル、１２・・・出
力回路、１５・・・割込ライン。 代理人弁理士 高 橋 明 夫
Claims (1)
- 入力装置からの入力データを受けて処理装置へ転送する
入力制御装置であって、外部入力装置から任意時間間隔
で時系列に入力されるデータを受けるレジスタＡと、以
前に受けたデータを保持するレジスタＢと、ＡＢ両レジ
スタ内容を比較し両者の間に所定の条件が成立する場合
に、レジスタＡの内容をレジスタＢに移し替える回路、
および処理装置に対し新たにレジスタＢに設定したデー
タの取込要求を出す回路を具備して、処理装置のオーバ
ヘッドを軽減するように構成されて成る入力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14943384A JPS6041178A (ja) | 1984-07-20 | 1984-07-20 | 入力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14943384A JPS6041178A (ja) | 1984-07-20 | 1984-07-20 | 入力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041178A true JPS6041178A (ja) | 1985-03-04 |
Family
ID=15475002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14943384A Pending JPS6041178A (ja) | 1984-07-20 | 1984-07-20 | 入力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041178A (ja) |
-
1984
- 1984-07-20 JP JP14943384A patent/JPS6041178A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0352080A3 (en) | Method and apparatus for optimizing inter-processor instruction transfers | |
| JPH0749832A (ja) | 情報処理装置 | |
| JPS6041178A (ja) | 入力制御装置 | |
| JPS60222917A (ja) | イメ−ジデ−タ伝送装置 | |
| JPS6129961A (ja) | デ−タ転送方式 | |
| JP2518407Y2 (ja) | 入力処理装置 | |
| WO2014119848A1 (en) | System for recombining genome sequence in consideration of read length and method thereof | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPS6220041A (ja) | デ−タ処理装置の非同期デ−タ転送回路 | |
| JPS60231251A (ja) | マルチｃｐｕシステム | |
| JPS6240842A (ja) | パイプライン転送監視装置 | |
| JPS63198143A (ja) | デ−タ転送制御装置 | |
| JPH01241655A (ja) | 通信制御プログラムのタイマ監視方式 | |
| JPS63159937A (ja) | ソフトウエアの変換方法 | |
| JPS63118966A (ja) | デ−タ転送制御装置 | |
| JPS63141134A (ja) | 割込制御装置 | |
| JPS58141620A (ja) | デイジタル保護継電装置 | |
| JPH0625939U (ja) | データ収集装置 | |
| JPS61190670A (ja) | デ−タ処理装置 | |
| JPS60189556A (ja) | デ−タ処理装置 | |
| JPS63132367A (ja) | 対話処理ログオフ方式 | |
| JPH01207830A (ja) | 割込み制御回路 | |
| JPS6043765A (ja) | 入出力処理装置 | |
| JPS63287234A (ja) | デ−タフオ−マツト | |
| JPH02201680A (ja) | Ｄｍａデータ転送回路 |