JPS6039684A - 文字パタ−ン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は文字パターン発生装置に関し、さらに詳しく
は、ラスタスキャン方式のプリンタや表示装置などの文
字パターンを発生する場合に好適な装置に関する。

ラスタスキャン方式を採っＣいる、たとえば漢字プリン
タなどで使用する制御文字の機能のひとつに、空白また
は印字ピッチを指定する機能がある。この機能は、たと
えば、文字”Ａ”の次にｎ文字分または１／ｎ文字分の
空白（スペース）を入れて文字ＩＩ　Ｂ　Ｉ＋を出力す
る機能である。しかして、ラスタスキャン方式のプリン
タは、１ラスタ分のフォントパターンをそのラスタの出
力に先立ってラスタフォントバッファに用意しておくの
が普通であるが、その場合、たとえばｎ文字分の空白情
報は、空白文字コードを使用し、「）回の空白文字コー
ドに対応する空白情報を上記ラスタフォントバッファに
書き込むようにしている。しかしながら、そのようにす
ると、２ラスタ分のラスタフォントバッファを交互に使
用してフォントを連続的に出力しよ・うとした場合、１
ラスタの出ノＪをしている間に次のラスタのフォントを
ラスタフォントバッファに書き込まなければならないの
で、合成処理可能な文字数が少なくなってしまう。

他のもうひとつの重要な機能は、文字サイズの指定機能
である。この機能は、１行の中に異なる大きさの文字を
出力するとき、たとえば９６サイズの文字゛イ″、７°
サイズの文字“″口″といったように、出力する文字ご
とにその大きさを指定する機能である。このような機能
を実現する手段は、大別してふたつある。

ひとつは、同一フォントを使用する場合、文字パターン
の中に拡大用と縮少用の２種類のビット情報を含めてお
き、拡大用ビット情報を得たときにはそのビットを繰り
返し出力して大きな文字とし、縮少用ビット情報を検出
したときにはそのビットを出力しないようにして小さな
文字とするものである。しかしながら、これは、基本と
なる文字パターンを拡大または縮少するものであるから
、その拡大または縮少に伴って文字が歪み、品位が下が
るという欠点がある。

他のひとつは、各文字サイズの構成ドツト数をそれぞれ
最小単位の公倍数としておき、ワード構成がその最小単
位と等しくなっているフォントメモリからの続出回数を
文字サイズ情報にしたがつて変えるようにしたものであ
る。たとえば、最小単位が８ドッ］−である場合、１６
ドツトの文字は、メモリサイズが１ワード当り８ビツト
のフォントメモリから２回読み出すわ【プである。しか
しながら、そのように覆ると、１文字当りのフォントメ
モリのアクセス回数が多くなり、文字の発生速度が遅く
なってしまう。

この発明の目的は、従来技術の上記欠点を解決し、空白
の挿入、多種サイズ文字の出力、文字の拡大などを高速
で、しかも容易に行うことができる文字パターン発生装
置を提供するにある。

上記目的を達成するために、この発明においては、出力
すべき文字の種類とその出力方法を記憶する第１のメモ
リと、出力すべき文字のフォントを記憶する第２のメモ
リと、前記第１のメモリから読み出された文字コードに
したがって前記第２のメモリのアドレスを発生ずる手段
と、前記第２のメモリから読み出された文字のフォント
を記憶する第３のメモリと、前記第３のメモリの内容の
出力方法を記憶する第４のメモリと、前記第４のメモリ
の情報にしたがって前記第３のメモリの内容を出力する
手段とを設けたことを特徴とする文字パターン発生装置
が提供される。

この発明をその一実施態様に基いてさらに詳細に説明す
るに、第１図において、１は出力すべき文字の種類とそ
の出力方法を記憶するコードバッファ（第１のメモリ）
、２は上記コードバッフ１１内の文字コードをその文字
コードに対応するフォントメモリのアドレスに変換する
アドレス発生回路、３は出力すべき文字の構成要素とな
るパターンを記憶するフォントメモリ（第２のメモリ）
、４は上記フォントメモリ３から読み出された出力すべ
き文字のフォントを記憶するラスタフオン１−バッファ
（第３のメモリ。以下、ＦＢＦという）、５は上記ＦＢ
Ｆ４のフォントの出力方法を示づ情報を記憶する出力制
御情報メモリ（第４のメモリ。

以下、ＯＣ■という）、６はコードバッファ１内の文字
コードをアドレス発生回路２に送り、読み出されたフォ
ントをＦＢＦ４の何番地に書き込むかを指示し、また制
御情報（ファンクションコード）のうちの文字サイズ情
報を０ＣＩ５に送る書込制御回路、７は０Ｃ１５および
ＦＢＦ４の情報を読み出して出力制御回路８に転送する
読出制御回路、８はＦＢＦ４からのパラレルデータ（フ
ォント）を０ＣＩ５によって示される有効ドッ］〜数だ
け直列に出力する出力制御回路である。

説明の都合上、印字しようとするフォーマットは、第２
図に示す４種類の大きさの文字を第３図に示すように並
べたものであるとする。第２図および第３図において、
９は横方向が４８ドツ１〜の１２°サイズの文字、１０
は横方向が３６ドツ１〜の９°サイズの文字、１１は横
方′向が１８ドツトの９°ハ一フ文字、１２は横方向が
２８ドツ１〜の７°サイズの文字である。そして、文字
１０と１１の間には、文字９の４文字分に相当覆る１９
２ドツトの空白が、また文字１１と１２の間には、文字
９の１／８に相当Ｊ−る６ドツトの空白がとられるもの
とする。１３はラスタであり、以下においては、このラ
スタ１３が３０番目のラスタであるとする。

第１図において、フォントメモリ３およびＦｅＦ２の１
アドレス当りのメモリサイズは、最大文字９のドツト数
に等しくされている。つまり１アドレス当り４８ドツト
である。また、０ＣＩ５の１アドレス当りのメモリサイ
ズは１６ビツトで、その最上位ビット（ＭＳＢ）が空白
情報、Ｍ　Ｓ　’Ｂ−１（１４ビツト）が改行指定、Ｍ
ＳＢ−２（，１３ビツト）が拡大指定、最下位ピッ１−
（ＬＳＢ）から１０ビツトがＦｅＦ２の情報（フォント
）の有効ドツトを示している。この場合の有効ドツト数
は、ピット数が最大１０であるから、１〜１０２４の範
凹をとることになる。他の３ピツ１〜には、印字制御を
行う改頁などの情報が入れられている。

コードバッファ１には、制御文字（ファンクション）と
文字コードが第４図に示すように入れられている。なお
、第４図において、Ｆは制御文字を、Ｃは文字コードを
それぞれ示す。

さて、３０番目のラスタ１３の処理に先立って、ＦｅＦ
２および０ＣＩ５のアドレスをＯにする。

次に、１番目の文字の処理として、 ■　コードバッファ１の０番地と１番地を読み、出力す
べき文字が１２°サイズの文字９であることを知る。

■　０ＣＩ５の０番地に、１２６サイズの文字の有効ド
ツト数である４８を書き込む。

■　コードバッファ１の文字コード部分をアドレス発生
回路２に転送する。

■　書込制御回路６から、文字が１２°サイズであり、
かつラスタが３０番目であることをアドレス発生回路２
に転送する。

アドレス発生回路２は、円込制御回路６から転送された
情報から、フＡンＩ・メモリ３の１２°サイズの文字９
の３０番目のラスタに相当するアドレスを発生する。

フォントメモリ３は、アドレス発生回路２にｊ；って指
示されたアドレスの内容を、ＦｅＦ２に４８ビット並列
に出力する。

書込制御回路６は、フォノ１−メモリ３からのフォント
をＦｅＦ２に担ぎ込む。フォントの書き込みが終了する
と、書込制御回路６は０ＣＩ５６よびＦｅＦ２のアドレ
スを更新（＋１）する。

全く同様にして、２番目の９°サイズの文字１０の有効
ドツト数３６を０ＣＩ５の１番地に書き込む。また、Ｆ
ｅＦ２の１番地には、９°サイズの文字１０の３０番目
のラスタに相当するフォントを左詰で書き込む。このと
き、文字は９６サイズであるから、フォントメモリ３の
全４８ビツトのうちの３６ビツ］・からフォノＩ・が出
ている。次に、ＦｅＦ２および０ＣＩ５のアドレスを更
新する。この結果、そのアドレスは２番地となる。

次に、３番目の文字、つまり１９２ドツトの空白は、 ■　コードバッファ１の４番地と５番地を読み、出力す
べき情報が、１２°換算で４文字分に相当する空白であ
ることを知る。

■　０ＣＩ５の２番地に、１２°サイズの文字４文字分
、つまり１９２を有効ドツト数として書き込み、空白情
報マークとしてＭＳＢを１″とする。

■　ＦｅＦ２および０ＣＩ５のアドレスを更新する。

空白の処理については、以上ですべての処理が完了する
。

上記と全く同様にして、文字１１、その次の空白、文字
１２の処理を行う。ここまでの処理が終わったとき、Ｆ
ｅＦ２および０Ｃｒ５のアドレスは６番地、コードバッ
フ１１のそれは１２番地になっている。次にコードバッ
ファ１の１２番地を読み出すと、その改行指定により３
０番目のラスタのフォントの書き込みを終了Ｊる。そこ
で、改行マークとして、０ＣＩ５の６番地のＭＳＢ−１
（ビット１４）に１″を書ぎ込′む。

このようにして、書込制御回路６が、１ラスタ分のフォ
ントの出力情報をＦｅＦ２および０ＣＩ５に書き込んだ
結果をそれぞれ第５図および第６図に示す。第５図の斜
線部分は各サイズの文字の有効情報で、３０番目のラス
タの処理において書き込まれたものである。斜線のない
白い部分には、前のラスタ、つまり２９番目のラスタの
処理において書き込まれた内容がそのまま残っている。

さて、３０番目のラスタに関してＦＢＦ４へのフォント
の書き込みが終了すると、次は読出制御回路７によって
その３０番目のラスタのフォントを出力する。この読出
制御回路７もまた、書込制御回路６と同様、ＦＢＦ４お
よび０ＣＩ５に対して同一のアドレスを提供する。

次に、文字パターン出力開始信号により、読出制御回路
７はＦＢＦ４および０ＣＩ５に対してＯ番地を出力し、
その内容を出力制御回路８に転送する。転送が完了する
と、Ｆ、Ｂ　Ｆ　４および０ＣＩ５のアドレスを更新す
る。

出力制御回路８は、０ＣＩ５のＭＳＢが“０″のときＦ
ＢＦ’４のフォントを有効とみなし、そのフォントを０
ＣＩ５の下位１０ピツ１〜にはいっている有効ドツト数
分だけＭＳＢから直列に出力する。０ＣＩ５のＭＳＢに
１”を検出したときは、ＦＢＦ４０フォントによらず、
空白情報を０ＣＩ５の下位１０ビツトにはいっている有
効ドツト数分だけ出力する。したがって、第５図におい
て斜線を施していない部分のフォントは出力されず、ど
んなフォントでもよいことになる。

すなわち、１２°サイズの文字９をＦＢＦ４のＭＳＢか
ら４８ドツト出力、９°サイズの文字をＦＢＦ４のＭＳ
Ｂから３６ドツト出力、１９２ドツトの空白はＦＢＦ４
の内容によらず空白情報として１９２ドツト出力、９°
ハ一フ文字１１をＦＢＦ４のＭＳＢから１８ドツト出ノ
〕、６ドツトの空白をＦＢＦ４の内容によらず空白情報
として６ドツト出力、７°サイズの文字１２をＦＢＦ４
のＭＳＢから２８ドツト出力するわけである。そして、
０ＣＩ５の改行ピッ１〜（ビット１４）に改行マークを
検出すると、その後ラスタ終了まで空白情報を出力する
。

上記実施態様において、ＯＣＩの横拡大用のビット（ビ
ット１３）をも使用し、出力制御回路が横拡大用ピ、ッ
トを検出した場合に同一ピッｉ〜を２回あるいは３回づ
つ出力するようにすれば、横方向にそれぞれ２倍、３倍
の大きさの文字を出力覆ることができるようになる。

以上説明したこの発明によれば、たとえば第３図のよう
なフォーマットを出力する場合でも、空白情報の処理が
文字情報を処理する場合よりも短時間で終了する。した
がって、１ラスタ分のフォントをラスタフォントバッフ
ァに高速で用意することができる。また、ＯＣＩの有効
ドツト数によるＦＢＦの出力制御により、多種サイズの
文字出力を極めて容易に行うことができる。したがって
、それぞれ２組のＯＣＩ、ＦＢＦを交互に使用するよう
にして連続的にフォントを出力１−るラスタスキャン方
式の場合、その１ラスタ分のＯＣＩ、ＦＢＦの書き込み
に与えられる最大時間は１ラスタ分の出力時間に等しい
ことになり、重ね処理可能な文字数を増大することがで
きる。

【図面の簡単な説明】

第１図は、この発明の装置の一実施態様を示す概略ブロ
ック図、第２図は、印字すべき文字の例を示す説明図、
第３図は、上記第２図に示した文字の印字フォーマット
の例を示す説明図、第４図第５図および第６図は、それ
ぞれ上記第３図に示したフォーマットを出力するときの
ラスタフォントバッファ、出力制御情報メモリおよびコ
ードバッファの内容を示す説明図である。 １：コードバッファ（第１のメモリ） ２；アドレス発生回路 ３：フォントメモリ（第２のメモリ） ４ニラスタフオン１−バッファ（第３のメモリ）５：出
力制御情報メモリ（第４のメモリ）６：書込制御回路 ７：読出制御回路 ８：出力制御回路 ９．１０．１１．１２：文字 １３：３０番目のラスタ 特許出願人　東し株式会社 第１図 第２ｗｉ 第３ｗｉ 第・ 第４図

Claims (1)

【特許請求の範囲】
1. 出力すべき文字の種類とその出力方法を記憶する第１の
   メモリ、と、出力すべき文字のフォントを記憶する第２
   のメモリと、前記第１のメモリから読み出された文字コ
   ードにしたがって前記第２のメモリのアドレスを発生ず
   る手段と、前記第２のメモリから読み出された文字のフ
   ォントを記憶する第３のメモリと、前記第３のメモリの
   内容の出力方法を記憶する第４のメモリと、前記第４の
   メモリの情報にしたがって前記第３のメモリの内容を出
   力する手段とを設けたことを特徴とする文字パターン発
   生装置。