JPS6032562A - 電源同期信号発生回路 - Google Patents
電源同期信号発生回路Info
- Publication number
- JPS6032562A JPS6032562A JP13897983A JP13897983A JPS6032562A JP S6032562 A JPS6032562 A JP S6032562A JP 13897983 A JP13897983 A JP 13897983A JP 13897983 A JP13897983 A JP 13897983A JP S6032562 A JPS6032562 A JP S6032562A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pass filter
- output
- low
- lpf4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、サイリスタ電源装置等において入力電源に
同期したパルス信号を発生する電源同期信号発生回路に
関する・ サイリスタ等を用いる電源装置においては、点弧角制御
のために入力を源をこ同期した電１源同期信号を発生す
る必要があり、例えば従来の電源同期信号発生回路は、
第１図鴫こ示すよう）こ、コンパレータ１の一方の入力
ｙＩＡ＋こ入力電源信号８！を供給し、他方の入力端に
接地電位を印加し、こ石により、コンパレータ１の出力
端から電源同期イに号Ｓ。
同期したパルス信号を発生する電源同期信号発生回路に
関する・ サイリスタ等を用いる電源装置においては、点弧角制御
のために入力を源をこ同期した電１源同期信号を発生す
る必要があり、例えば従来の電源同期信号発生回路は、
第１図鴫こ示すよう）こ、コンパレータ１の一方の入力
ｙＩＡ＋こ入力電源信号８！を供給し、他方の入力端に
接地電位を印加し、こ石により、コンパレータ１の出力
端から電源同期イに号Ｓ。
を得ていた。ところで、大きな起動力を必要とする大型
モータを駆動する場合は、周知のように電源にスパイク
ノイズが発生する。したがって、このような場合昏こは
入力ｉ！＠信号８．にも第２図（イ）昏こ示すようなス
パイクノイズが重畳される。そして、従来の電源同期信
号発生回路をこのような条に、第２図（切に示すように
電源同期信号Ｓ！が反転し、この結果、点弧角制御が大
幅に乱れるという問題が発生した〇 この発明は上述した事情に鑑み、スパイクノイズが発生
する使用条件においても、常に安定した電源同期信号分
母ることができる冠源同期信号発生回路を提供するもの
で、スイッチ素子を介して入力電源（Ｋ号が供給される
ローパスフィルタと、このローパスフィルタの出力ＳＬ
圧によって発振周波数が制御されるとともに前記ローパ
スフィルタの出力電圧がｏＶである時は設定された自走
周波数で発振する電圧制御発振器と、この電圧ｉ１ｉ！
Ｉ御発振器の出力信号をカウントするカウンタと、この
カウンタのカウント周期の１／２毎にレベルが反転する
第１のパルス信号および前記カウント周期の始まりから
設定カウント数後と前ｓｔカウント周期の終りから前記
設定カウント数曲にレベルが反転する第２のパルス信号
を出力するデコーダとを具備し、前記第２のパルス１３
号によって前記スイッチ素子のオン−オフを制御し、こ
れにより、前記ローパスフィルタの出力信号をＯＩこ保
持するようにするとともに、前記第１のパルス信号を″
ＩＭ、源同期信号として使用することを特徴としている
。
モータを駆動する場合は、周知のように電源にスパイク
ノイズが発生する。したがって、このような場合昏こは
入力ｉ！＠信号８．にも第２図（イ）昏こ示すようなス
パイクノイズが重畳される。そして、従来の電源同期信
号発生回路をこのような条に、第２図（切に示すように
電源同期信号Ｓ！が反転し、この結果、点弧角制御が大
幅に乱れるという問題が発生した〇 この発明は上述した事情に鑑み、スパイクノイズが発生
する使用条件においても、常に安定した電源同期信号分
母ることができる冠源同期信号発生回路を提供するもの
で、スイッチ素子を介して入力電源（Ｋ号が供給される
ローパスフィルタと、このローパスフィルタの出力ＳＬ
圧によって発振周波数が制御されるとともに前記ローパ
スフィルタの出力電圧がｏＶである時は設定された自走
周波数で発振する電圧制御発振器と、この電圧ｉ１ｉ！
Ｉ御発振器の出力信号をカウントするカウンタと、この
カウンタのカウント周期の１／２毎にレベルが反転する
第１のパルス信号および前記カウント周期の始まりから
設定カウント数後と前ｓｔカウント周期の終りから前記
設定カウント数曲にレベルが反転する第２のパルス信号
を出力するデコーダとを具備し、前記第２のパルス１３
号によって前記スイッチ素子のオン−オフを制御し、こ
れにより、前記ローパスフィルタの出力信号をＯＩこ保
持するようにするとともに、前記第１のパルス信号を″
ＩＭ、源同期信号として使用することを特徴としている
。
以下図面を参照してこの発明の実施例について説明する
。
。
第３図はこの発明の一実施例の構成を示すブロック図で
あり、この図において人力嵯源信号８゜はスイッチ素子
２ｆ介してアンプ３に供給され、アンプ３の出力信号は
ローパスフィルタ（以下ＬＰＦという）４を介して電圧
制御発振器（以下ＶＣＯという）５に供給される。ＶＣ
Ｏ５けＬＰＦ’４から出力される信号８ｓの電圧値に対
応して出力信号Ｓ４の周波数を変化させるものであり、
信号８８の値が上昇すると信号８４の周波数を低（し、
信号Ｓ、の値が小さいと信号Ｓ４の周波数を高くする。
あり、この図において人力嵯源信号８゜はスイッチ素子
２ｆ介してアンプ３に供給され、アンプ３の出力信号は
ローパスフィルタ（以下ＬＰＦという）４を介して電圧
制御発振器（以下ＶＣＯという）５に供給される。ＶＣ
Ｏ５けＬＰＦ’４から出力される信号８ｓの電圧値に対
応して出力信号Ｓ４の周波数を変化させるものであり、
信号８８の値が上昇すると信号８４の周波数を低（し、
信号Ｓ、の値が小さいと信号Ｓ４の周波数を高くする。
また、信号Ｓ３の値が０のときの信号８４の周波数は第
４図（イ）、（ｏ）ｆこ示すように入力可、源の周波数
すなわち入力１１！源信号Ｓ１の周波数の６倍（自走周
波数）に設定されている。６は信号８４をカウントする
６進ガウンタであり、カウント結果である信号Ｄ（第４
図（ハ））がデコーダ７に供給される。デコーダ７はカ
ウントａ号りが「月。
４図（イ）、（ｏ）ｆこ示すように入力可、源の周波数
すなわち入力１１！源信号Ｓ１の周波数の６倍（自走周
波数）に設定されている。６は信号８４をカウントする
６進ガウンタであり、カウント結果である信号Ｄ（第４
図（ハ））がデコーダ７に供給される。デコーダ７はカ
ウントａ号りが「月。
ｒ２Ｊ ｌ ｒ３Ｊ 、 ｒ４Ｊのときに″Ｈ″レベル
、「０」。
、「０」。
「５」 のときに″Ｌ″レベルとなる信号Ｓ１をスイッ
チ索子２に供給するとともに、カウント信号りがｒＯＪ
、 ｒｌＪ 、 ｒ２Ｊのときに１Ｈ“レベル、「３
」。
チ索子２に供給するとともに、カウント信号りがｒＯＪ
、 ｒｌＪ 、 ｒ２Ｊのときに１Ｈ“レベル、「３
」。
ｒ４Ｊ 、 ｒ５Ｊのときに″Ｌ″レベルとなる１誰号
Ｓ６を電源同期信号として他の回路へ出力する。この場
合、スイッチ素子２は信号Ｓ６が゛Ｈ″レベルのときオ
ン状ｉｌｌ、’Ｌ″レベルのときオフ状態となるように
構成されている。
Ｓ６を電源同期信号として他の回路へ出力する。この場
合、スイッチ素子２は信号Ｓ６が゛Ｈ″レベルのときオ
ン状ｉｌｌ、’Ｌ″レベルのときオフ状態となるように
構成されている。
次に、上述した回路の動作′ｆＩ−ｒｉＱ明する。
まず、ＬＰＦ４の出力信号Ｓ３がｏＶである場合は、ｖ
ＣＯ５が自走周波数で発振するから、信号Ｓ、は入力電
源信号Ｓ、の６倍の周波数となる。
ＣＯ５が自走周波数で発振するから、信号Ｓ、は入力電
源信号Ｓ、の６倍の周波数となる。
そして、この時の入力電源信号Ｓ１と信号Ｓ、の位相関
係が第４図（イ）、に）に示すような関係、すなわち、
イホ号Ｓ、の＃ｉ（−レベルの期間が入力電源信号Ｓｌ
の６０［Ｊ〜３００°の期間に対応していたとすると、
スイッチ索子２およびアンプ３を介してＬＰＦ４へ供給
される入力電源信号８．は、同図（イ）においてがＦ線
を付した部分だけとなり、正′［シ。
係が第４図（イ）、に）に示すような関係、すなわち、
イホ号Ｓ、の＃ｉ（−レベルの期間が入力電源信号Ｓｌ
の６０［Ｊ〜３００°の期間に対応していたとすると、
スイッチ索子２およびアンプ３を介してＬＰＦ４へ供給
される入力電源信号８．は、同図（イ）においてがＦ線
を付した部分だけとなり、正′［シ。
位期間と負電位期間が等しく Ｌ ｌ） Ｆ ４へ供給
される。この結果、Ｉ、ＰＦ４の出力信号Ｓ、はｏＶ４
維持しつづけるので、回路は上述した動作状態で安定す
る。
される。この結果、Ｉ、ＰＦ４の出力信号Ｓ、はｏＶ４
維持しつづけるので、回路は上述した動作状態で安定す
る。
一方、入力電源信号８＋ （！：信号Ｓ、との関係が例
えば第５図（イ）、（切に示すような関係、すなわち、
信号Ｓ、の＃Ｈルベルの肋間が入カ′Ｔｉｆ、源悄号ｓ
１の３００〜２７ｏ０付近昏こ対応していたとすると、
スイッチ素子２．アンプ３を介してＬ ｌ） Ｆ ４へ
供給される入力電源１６号Ｓ、は同図（イ）において斜
線を付した部分となり、正電位期間の方がより多くＬＰ
Ｆ４へ供給される・この結果、ＬＰＦ４の出力信号Ｓ、
は同図（ハ）に示すように１４位の信号となる。そして
、信号８．が正電位になると、ｖｃ。
えば第５図（イ）、（切に示すような関係、すなわち、
信号Ｓ、の＃Ｈルベルの肋間が入カ′Ｔｉｆ、源悄号ｓ
１の３００〜２７ｏ０付近昏こ対応していたとすると、
スイッチ素子２．アンプ３を介してＬ ｌ） Ｆ ４へ
供給される入力電源１６号Ｓ、は同図（イ）において斜
線を付した部分となり、正電位期間の方がより多くＬＰ
Ｆ４へ供給される・この結果、ＬＰＦ４の出力信号Ｓ、
は同図（ハ）に示すように１４位の信号となる。そして
、信号８．が正電位になると、ｖｃ。
５の発振周波数が下がり、信号８．が同図（ロ）【こ示
す状態から右方に平行移動しく同時にｌ（″レベル期間
も長（なる）、同図（イ）において斜絣を付した部分も
右方に移動する。すなわち、信号Ｓ３をｏｖに近ずける
ようをこ回路が動作する。
す状態から右方に平行移動しく同時にｌ（″レベル期間
も長（なる）、同図（イ）において斜絣を付した部分も
右方に移動する。すなわち、信号Ｓ３をｏｖに近ずける
ようをこ回路が動作する。
また、入力電源信号Ｓ１ と信号８．との関係が第６図
（イ）、（に）に示すような関係であったとすると、上
述した場合と全く逆に信号８．が負電位になり（同図（
ハ））、ＶＣＯ５の発振周波数が上昇する＠この結果、
同図（イ）において斜線を付した部分が左方に移動し、
信号Ｓ、がＯｖに近ずいてゆく。
（イ）、（に）に示すような関係であったとすると、上
述した場合と全く逆に信号８．が負電位になり（同図（
ハ））、ＶＣＯ５の発振周波数が上昇する＠この結果、
同図（イ）において斜線を付した部分が左方に移動し、
信号Ｓ、がＯｖに近ずいてゆく。
上述したように、第３−に示す回路は、信号Ｓ３が常に
Ｏｖになるように動作するから、結局各部の波形が第４
図（イ）〜（ホ）に示す状態である時に安定し、信号Ｓ
Ｉは入力電源信号８．の６０°〜３０００の期間で゛Ｈ
″レベル、覗ヒ同期信号である信号Ｓ６は入力電源信号
８１の００〜１８００で・Ｈ−レベルとなる。また、上
述した回路において、入力電源信号８．１こスパイクノ
イズが重畳されたとしても、このスパイクノイズは入力
゛電源信号Ｓ、の正側および負側に均等に表われるから
、ＬＰＦ４の平滑動作により、スパイクノイズ成分は完
全に相殺され、電源同期信号である信号Ｓ６には全く影
響が表われない。
Ｏｖになるように動作するから、結局各部の波形が第４
図（イ）〜（ホ）に示す状態である時に安定し、信号Ｓ
Ｉは入力電源信号８．の６０°〜３０００の期間で゛Ｈ
″レベル、覗ヒ同期信号である信号Ｓ６は入力電源信号
８１の００〜１８００で・Ｈ−レベルとなる。また、上
述した回路において、入力電源信号８．１こスパイクノ
イズが重畳されたとしても、このスパイクノイズは入力
゛電源信号Ｓ、の正側および負側に均等に表われるから
、ＬＰＦ４の平滑動作により、スパイクノイズ成分は完
全に相殺され、電源同期信号である信号Ｓ６には全く影
響が表われない。
以上説明したようにこの発明によれば、スイッチ素子を
介して入力’Ｋ［信号が供給されるローパスフィルタと
、このローパスフィルタの出力４圧によって発振周波数
が制御されるとともに前記ローパスフィルタの出力電圧
がＯｖである時は設定された自走周波数で発振する電圧
制御発振器と、この電圧制御発振器の出力信号をカウン
トするカウンタと、このカウンタのカウント周期の１／
２毎をこレベルが反転する第１のパルス信号および前記
カウント周期の始まりから設定カウント数後と前記カウ
ント周期の終りから前記設定カウントｍ前にレベルが反
転する第２のパルス信号を出力するデコーダとを具備し
、＠配線２のパルス信号によって前記スイッチ素子のオ
ン−オフを制御し、これにより、前記ローパスフィルタ
の出カイへ号を０に保持するようにするとともに、前記
第１のパルス信号＋ 電源同期信号として使用するよう
にしたので、スパイクノイズが多発しても安だした電源
同期信号を得ることができ、これにより、サイリスタ等
の点弧角制御を極めて正確にし得る利点が得られる。
介して入力’Ｋ［信号が供給されるローパスフィルタと
、このローパスフィルタの出力４圧によって発振周波数
が制御されるとともに前記ローパスフィルタの出力電圧
がＯｖである時は設定された自走周波数で発振する電圧
制御発振器と、この電圧制御発振器の出力信号をカウン
トするカウンタと、このカウンタのカウント周期の１／
２毎をこレベルが反転する第１のパルス信号および前記
カウント周期の始まりから設定カウント数後と前記カウ
ント周期の終りから前記設定カウントｍ前にレベルが反
転する第２のパルス信号を出力するデコーダとを具備し
、＠配線２のパルス信号によって前記スイッチ素子のオ
ン−オフを制御し、これにより、前記ローパスフィルタ
の出カイへ号を０に保持するようにするとともに、前記
第１のパルス信号＋ 電源同期信号として使用するよう
にしたので、スパイクノイズが多発しても安だした電源
同期信号を得ることができ、これにより、サイリスタ等
の点弧角制御を極めて正確にし得る利点が得られる。
第１図は従来の電源同期信号発生回路の構成を示すブロ
ック図、第２図（イ）、（ロ）は各々スパイクノイズが
発生した場合］こおける入力電源信号Ｓ１ と電源同期
信号Ｓ、を示す波形図、第３図はこの発明の一実施例の
４？￥成を示すブロック図、第４図（イ）〜（ホ）は定
常状’７（Ｑにおける同実施例の回路各部の波形を示す
波形図、第５図（イ）〜？９および第６図（イ）〜ｆ→
は各々同期すれ状態における同実施例の回路要部の波形
を示す波形図である。 ２・・・・・・スイッチ素子、４・・・・・・ローパス
フィルタ、５・・・・・・電圧制御発振器、６・・・・
・・カウンタ、７・・・・・・デコーダ、Ｓ！０１１１
．信号（第２のパルス信号）、８６・・・・・・信号（
第１のパルス信号）。 出願人神鋼′−機株弐会社
ック図、第２図（イ）、（ロ）は各々スパイクノイズが
発生した場合］こおける入力電源信号Ｓ１ と電源同期
信号Ｓ、を示す波形図、第３図はこの発明の一実施例の
４？￥成を示すブロック図、第４図（イ）〜（ホ）は定
常状’７（Ｑにおける同実施例の回路各部の波形を示す
波形図、第５図（イ）〜？９および第６図（イ）〜ｆ→
は各々同期すれ状態における同実施例の回路要部の波形
を示す波形図である。 ２・・・・・・スイッチ素子、４・・・・・・ローパス
フィルタ、５・・・・・・電圧制御発振器、６・・・・
・・カウンタ、７・・・・・・デコーダ、Ｓ！０１１１
．信号（第２のパルス信号）、８６・・・・・・信号（
第１のパルス信号）。 出願人神鋼′−機株弐会社
Claims (1)
- スイッチ素子を介して入力′ｒＬＬ源信号か供給される
ローパスフィルタと、このローパスフィルタの出力゛１
戎圧によりて発振周波数が制御されるとともｆこ前記ロ
ーパスフィルタの出力電圧ｇｓＱＶである時は設定され
た自走周波数で発振する電圧制御発振器と、この・ｉ４
！：圧ｉ［’ｔ制御発振器の出力信号をカウントするカ
ウンタと、とのカウンタのカウント周期ＯＪ １ ／
２ 、Ｊにレベルか反転する第１のパルス信号および前
記カウント周期の始まり′ｌＪ）ら設定カウント数後と
前記カウント周期の終りから前記設定カウントｅ前蚤こ
レベルが反転する第２のパルス信号を出力するデコーダ
とを具備し、＠記第２のパルス信号によって前記スイッ
チ素子のオン−オフを制御し、これ１こより、ｎ１１記
ローパスフイルタの出第１のパルス信号を電源同期信号
として使用することを特徴とする電源同期信号発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13897983A JPS6032562A (ja) | 1983-07-29 | 1983-07-29 | 電源同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13897983A JPS6032562A (ja) | 1983-07-29 | 1983-07-29 | 電源同期信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032562A true JPS6032562A (ja) | 1985-02-19 |
Family
ID=15234638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13897983A Pending JPS6032562A (ja) | 1983-07-29 | 1983-07-29 | 電源同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032562A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585536A (ja) * | 1981-06-10 | 1983-01-12 | フイヒテル・ウント・ザツクス・アクチエンゲゼルシヤフト | フアンカツプリングユニツト |
-
1983
- 1983-07-29 JP JP13897983A patent/JPS6032562A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585536A (ja) * | 1981-06-10 | 1983-01-12 | フイヒテル・ウント・ザツクス・アクチエンゲゼルシヤフト | フアンカツプリングユニツト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628337B2 (ja) | 位相制御回路を具える電気回路装置 | |
| JPH07231688A (ja) | Ｐｌｌシステム | |
| JPS6032562A (ja) | 電源同期信号発生回路 | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| JPH0763147B2 (ja) | Ｐｌｌ回路 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JPH08265112A (ja) | デユーテイ比補正回路 | |
| JPS60257774A (ja) | 周波数制御回路 | |
| JPH08335875A (ja) | クロック発生器 | |
| JP2577931B2 (ja) | パルス幅計測方法 | |
| JPS63152216A (ja) | 遅延回路 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JPH02112319A (ja) | Ｐｌｌ回路 | |
| JPS60176481A (ja) | モ−タの回転制御装置 | |
| SU511683A1 (ru) | Устройство синхронизации | |
| SU1265804A1 (ru) | Функциональный генератор | |
| JPS6074972A (ja) | 同期式ｐｗｍインバ−タの基準信号作成回路 | |
| JPS6259553B2 (ja) | ||
| JPS60214116A (ja) | デジタル式位相制御回路 | |
| JPS62241432A (ja) | 交流電源位相検出回路 | |
| JPH0442617A (ja) | Ｐｌｌ回路 | |
| JPS61254075A (ja) | 電源回路 | |
| JPH03103046A (ja) | 無停電電源装置の制御装置 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH0722943A (ja) | Ｐｌｌ装置 |