JPH0442617A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ｐ　Ｌ　Ｌ　（ｐｈａｓｅ−１ｏｃｋｅｄ　
１ｏｏｐ）回路に関するものである。

（従来の技術〕 従来、この種の回路は第４図に示すように、外部から端
子１に入力される水平同期信号と分周器１７の出力信号
１７１どの位相を位相比較器１゜で比較して、外部入力
の水平同期信号が分周器１７の出力信号１７１に対して
進んでいれば、その位相差に応じた正極性のパルスをチ
ャージポンプ１２に送り、チャージポンプ１２はそのパ
ルス幅に応じて、それまでホールドしていた電圧に充電
する。また、外部人力の水平同期信号が分周器１７の出
力信号１７１に対して遅れていれば、その位相差に応じ
た正極性のパルスをチャージポンプ１２に送り、チャー
ジポンプ１２はそのパルス幅に応じて、それまでホール
ドしていた電圧から放電する。このようにして充放電さ
れたホールト電圧はＬ　Ｐ　Ｆ　（ｌｏｗ　ｐａｓｓ　
ｆｉｌｔｏｒ）　　１５を介してＶ　ＣＯ（ｖｏｌｔａ
ｇｅ　ｃｏｎｔｒｏｌｅｄ　ｏｓｃｉｌｌａｔｏｒ）　
６に送られ、ＶＣＯ６はその電圧に応じた発振周波数で
発振し、その出力は分周器１７に送られる。このように
分周器１７の出力信号１７１の位相か外部から人力され
る水平同期信号′に同期するように動作し、出力端子４
には、久方端子１に入る信号の整数位の周波数で位相の
一致した出力信号が得られる。

（発明が解決しようとする課題〕 しかしながら、前記従来例では、人力の有無に関わらず
位相比較を行うので、入力信号が入ってきたときに位相
がロックするのに時間がかかるこ〜と、またＰＬＬの追
従特性がＬＰＦの特性で決まるので、細かいジッターや
スキュー等が入力信号にあると、追従できなかフたり、
スキューの影響が後の方までおよんでしまうというよう
な問題があった。

本発明は、このような問題に鑑みてなされたもので、入
力信号が無い状態から有る状態に変りだとき、位相が一
致するまでの時間が短くてすむＰＬＬ回路を提供するこ
とを目的とするものである。

〔課題を解決するための手段〕

前記目的を達成するため、本発明では、ＰＬＬ回路をつ
きの（１）、（２）のとおりに構成する。

（１）つぎのａ〜ｆの構成要素を備えたＰＬＬ回路。

ａ、電圧制御発振器。

ｂ　前記電圧制御発振器の出力信号または該出力信号を
分周した信号と、ＰＬＬ回路の入力信号との位相を比較
する位相比較手段。

ｃ、前記位相比較手段の出力信号にもとづいて、前記電
圧制御発振器の制御信号を生成する制御信号生成手段。

ｄ、前記電圧制御発振器を所定の周波数で発振させる制
御信号を供給する定電圧源。

ｅ、前記ＰＬＬ回路の入力信号の無い状態が続くとき、
前記定電圧源の供給する制御信号を選択して前記電圧制
御発振器へ供給し、前記ＰＬＬ回路の入力信号の有る状
態が続くとき、前記制御信号生成手段の生成する制御信
号を選択して前記電圧制御発振器へ供給する選択手段。

ｄ、前記ＰＬＬ回路の入力信号の無い状態から有る状態
に変るとき、前記′制御信号生成手段の生成する制御電
圧が、前記定電圧源の供給する制御電圧値からスタート
するようにリセットするリセット手段。

（２）つぎのａ　”−ｃの構成要素を備えたＰＬＬ回路
。

ａ、電圧制御発振器。

ｂ、前記電圧制御発振器の出方信号または該出力信号を
分周した信号と、ＰＬＬ回路の入力信号との位相を比較
する位相比較手段。

ｃ、前記位相比較手段の出力に応じた時間。

向きに、前記電圧制御発振器の発振周波数をシフトさせ
て、該電圧制御発振器の出力信号の位相をシフトさせる
位相シフト手段。

〔作用〕 前記（１）の構成によれば、入力信号が無い状態で、予
め所定の周波数で発振し、入力信号が有る状態に変ると
、この周波数からＰＬＬ動作となる。また、前記（２）
の構成によれば、位相比較手段の出力に応じた時間、向
きに、発振周波数がシフトし、出力位相がシフトする。

〔実施例〕

以下実施例により本発明の詳細な説明する。

第１図は本発明の一実施例である”ＰＬＬ回路”のブロ
ック図である。

同図において、１は外部より入力される水平同期信号の
入力端子、２は、不図示のコントローラ等において、入
力信号の有無を検出して発生した、入力信号に対してＰ
ＬＬ動作を行うか否かを制御する信号を入力する位相比
較コントロール端子、４はＰＬＬ回路出力のクロックを
出力する出力端子である。

１０は、入力端子１より入力される外部水平同期信号と
、後述する分周器（パルスジェネレータ）１７により出
力される分周信号１７１とを位相比較し、外部水平同期
信号が分周信号１７１より進んでいればその位相差に応
じて、ゲート回路１１に位相誤差パルス１０１を出力し
、外部水平同期信号が分周信号より遅れていればその位
相差に応じた位相誤差パルス１０２をケート回路１１に
出力する位相比較器であ６゜ １１は、後述する遅延回路２３の出力信号がコントロー
ル入力端子に人力され、該信号がハイレベル（以下°Ｈ
′と証す）のときは、入力信号１０１を出力信号１１１
として、また入力信号１０２を出力信号１１２としてそ
れぞれ出力し、遅延回路２３の出力信号がローレベル（
以下“Ｌ′と記す）のときは、出力信号１１１゜１１２
共゛Ｌ゛に固定するゲート回路である。

１２け、ゲート回路１１より出力された位相誤差パルス
１１１，１１２に応じて出力電圧１２１を上下するチャ
ージポンプ回路、１３は定電圧源である。１４は、チャ
ージポンプ１２の出力信号１２１と定電圧源１３の出力
電圧１３１を、後述する遅延回路２３の出力信号２３１
によって切換え、また後述するゲート回路２２の出力信
号２２１によってチャージポンプ１２の出力電圧を定電
圧源１３の出力電圧１３１と等電位にするスイッチ回路
である。１５は、スイッチ回路１４の出力信号！４１の
高周波成分を除去するＬＰＦである。

１６は、ＬＰＦ１５の出力信号１５１の電圧の高低によ
ってリニアに出力周波数が変化し、後述するパルス幅制
限回路１９．２１の出力信号１９１．２１１によってそ
れぞれ発振周波数か一定周波数だけシフトする電圧制御
発振器（ＶＣＯ）１’ある。１７は、ｖｃｏｘｓのｍ力
信号１６１をｎ分周する分周器である。１８．２０はゲ
ート回路１１の出力信号１１１，１１２のパルス幅をに
倍にするパルス幅伸長回路、１９゜２１はパルス幅伸長
回路１８．２０の出力パルス幅の最大値を予め定められ
た値り以内に制限するパルス幅制限回路である。即ち、
１８〜２１は、位相比較器１０の出力に応じた時間、向
きに、ＶＣＯ１６の発振周波数をシフトさせて、ＶＣＯ
１６の出力信号の位相をシフトさせる位相シフト手段を
構成している。２２は、位相比較コントロール端子２の
電圧が“Ｈ′になるとそのＨ。

になったときから直後の外部水平同期信号の立ち下がり
のときまでのパルスを出力するゲート回路、２３はゲー
ト回路２゛２の出力信号２２１の立ち上がりからある一
定時間たけ遅れて立ち上がり５位相比較コントロール端
子２の信号がＬ゛になるとともに立ち下がるパルスを出
力するｌ延回路である。

次に第２図、第３図、第４図に示すタイミングチャート
を参照しながら動作を説明する。

入力信号が無い状態（第２図ｔ、参照）では、不図示の
コントローラは、位相比較コントロール信号を“Ｌ゛状
態固定するので、ゲート回路２２の出力信号２２１も゛
Ｌ°状態のままとなり、遅延回路２３の出力信号２３１
も°Ｌ°のままとなる。この信号２３１により、スイッ
チ回路１４はＬＰＦ１５への出力信号１４１として定電
圧源１３の出力電圧１３１を選択する。スイッチ回路１
４により定電圧源１３の出力電圧１３１を入力されたＬ
ＰＦ１５は、定電圧源１３の出力電圧１３１の高周波成
分を除いてＶＣＯ１６に送り、この電圧を基に定まる発
振周波数てｖＣＯ１Ｂは発信する。このとき、定電圧源
１３の出力電圧１３１は、ＶＣＯ１６がほぼ発振すべき
周波数で発振するような電圧に設定されている。ここで
発振すべき周波数とは、外部より水平同期信号が入力さ
れ、ＰＬＬ動作が正常に動作したときに、ＶＣＯ１６が
出力する所定の周波数である。

また、遅延回路２３の出力信号２３１によりゲート回路
１１は、出力１１１，１１２を“Ｌ゛状態固定して位相
比較Ｈ１０の出力信号１０１．１０２を次段へ送らない
。

外部より水平同期信号が入力され、入力信号が有る状態
になると、コントローラが入力信号を確認して位相比較
コントロール信号を“Ｈｏする（ｔ３）。位相比較コン
トロール信号が“Ｈｏになると、ゲート回路２２は、位
相比較コントロール信号が°Ｈ′になってから（ｔｓ）
、吹の水平同期信号がくるまで（ｔ４）、　Ｈ゛のパル
スを信号２２１として出力する。遅延回路２３は、位相
比較コントロール信号がＨ°で、信号２２１が°Ｈ°か
らＬ′に変ってがら一定時間後にＨ°の信号を２３１信
号として出力する（ｔ５）。前記パルス信号２２１のＨ
′の期間で位相比較＠１０の比較動作を−Ｈリセットし
、チャージポンプ１２の出力電圧１２１を定電圧源１３
の出力電位と同電位にリセットし、分周器１７のカウン
タをリセットする。これらのリセットによりＰＬＬ動作
開始時の動作の乱れを抑えることができる。

信号２３１が“Ｈｏになると、ゲート回路１１は、入力
信号である位相誤差信号１０１を１１１信号として、ま
た信号１０２を１１２信号として出力し、スイッチ回路
１４は、ＬＰＦ１５への出力信号１４１を定電圧源１３
の出力信号１３１からチャージポンプ１２の出力信号１
２１へと切換える。

この状態で位相比較器１０は、外部から人力される水平
同期信号と分周器１７の出力信号１７１どの位相差を検
出して、水平同期信号が分周器１７の出力信号１７１よ
り進んでいると（ｔ７）、その進み時間だけＨ゛である
パルスを出力信号１０１に出力し、水平同期信号か分周
器出力信号より遅れていると（ｔ６）、その遅れ時間た
けＨ゛であるパルス信号を出力信号１０２に出力する。

ゲート回路１１は、入力信号１０１を出力信号１１１と
して、また入力信号１０２を出力信号１１２して出力す
る。チャージポンプ１２は、パルス信号１１１が入力さ
れるとその°Ｈ°の期間だけ出力信号１２１の電圧へ充
電し、パルス信号１１２が人力されるとその“Ｈｏの期
間だけ出力信号１２１の電圧から放電する。出力信号１
２１は、スイッチ回路１４を介してＬＰＦ１５へ入力さ
れ高周波成分を除去され、制御信号としてＶＣＯ１６へ
供給され、この制御信号の電圧が高いときは発振周波数
を高め（即ち位相を進め）、制御信号の電圧が低いとき
は発振周波数を低める（即ち位相を遅らせる）ようにＶ
ＣＯ１６の発振周波数がコントロールされる。このよう
にして、入力信号である水平同期信号（第り図ａ参照）
の整数倍（第１図では５倍）の周波数で位相の一致した
出力信号（第２図ｅ参照）が出力端子４に得られる。

また、この状態で、位相比較器１ｏの出力信号１０１は
、信号１１１としてパルス幅伸長回路１８に人力され、
パルス幅が１倍されて出力信号１８１として出力される
。出力信号１８１がパルス幅制限回路１９で予め設定さ
れたパルス幅り以下であれば、出力信号１８１はそのま
ま出力信号１９１として出力され（第３図参照）、出力
信号１８１がパルス幅りより長ければ、出力信号１８１
のパルス幅りより長い後半部分を省略して出力信号１９
１として出力される（第４図参照）。出力信号１９１は
ＶＣＯ１６に入力され、ＶＣＯ１６は信号１９１が“Ｈ
ｏの期間だけ他の入力信号１５１で設定された発振周波
数よりある一定周波数だけ高い周波数で発振する。

同様に水平同期信号が分周器１７の出力信号１７１に対
して遅れていると、出力信号１０２にその位相差分だけ
のパルス（正極性）を出力する。信号１０２は信号１１
２としてパルス幅伸長回路２０に入力され、パルス幅が
１倍されて出力信号２０１として出力される。出力信号
２０１がパルス幅制限回路２１で予め設定されたパルス
幅り以下であれば、出力信号２０１がそのまま出力信号
２１１として出力される。また出力信号２０１がパルス
幅りより長ければパルス幅がしたけに後半部が省略され
て出力信号２１１として出力される。出力信号２１１は
ＶＣｏｌＢに入力されて、ＶＣｏｌＢは信号２１１がＨ
′の期間だけ他の入力信号１５１で設定された発振周波
数よりある一定周波数だけ低い周波数で発振する。

即ち、回路１８〜２１より構成される位相シフト手段が
無ければ、第３図、第４図のｊに示すように、チャージ
ポンプ１２の出力信号１２１に応じてＬＰＦ１５の出力
信号１５１がゆっくり変化し、ＶＣｏｌＢの出力信号１
６１の周波数（位相）がゆっくり変化するはずであるが
、位相シフト手段が有るので、ＶＣｏｌＢの出力信号１
６１の周波数が、短時間、一定周波数だけ上、下にシフ
トする。

このようにして、入力信号である水平同期信号の整数位
の周波数で位相の一致した出力信号が短時間に出力端子
４に得られる。

なお、実施例ではアナログ回路を用いているが、本発明
はこれに限定されるものではなく、ディジタル回路、演
算器等で実施することもできる。

また、実施例では分周器を用いて、入力信号の周波数の
整数倍の周波数の出力信号を得ているが、これに限らず
、分周器を用いず、入力信号と同一周波数の出力信号を
得ることもできる。

（発明の効果） 以上説明したように、請求項１に記載の発明によれば、
入力信号が無い状態から有る状態に変化したときの出力
信号の発振周波数の乱れを抑えることができ２位相がロ
ックするまでの時間が短くてすむ。また、請求項２に記
載の発明によれば、入力信号が無い状態から有る状態に
変化したとき、出力信号の周波数１位相は入力信号に速
やかに追従し、また、入力信号の有る状態で、何らかの
理由で入力信号と出力信号の位相がずれても、速やかに
そのずわが解消する。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は同実施
例の各部の波形図、第３図、第４図は第２図の時刻ｔ７
直後における各部の波形図、第５図は従来例のブロック
図を示す。 １０−・−位相比較器 １２−−−−−チャージポンプ １３−−−−一定電圧源 １４−−−−スイッチ回路 １６−−−−ＶＣＯ（電圧制御発振器）１８〜２１−・
−位相シフト手段 ２２−−−−ゲート回路 實２Ｕｇ３の時釣ｔｑ　ｊＬ＆に６σ石各部の窟形圓第
３図

Claims (2)

【特許請求の範囲】
1. （１）つぎのａ〜ｆの構成要素を備えたことを特徴とす
   るＰＬＬ回路。 ａ、電圧制御発振器。 ｂ、前記電圧制御発振器の出力信号または該出力信号を
   分周した信号と、ＰＬＬ回路の入力信号との位相を比較
   する位相比較手段。 ｃ、前記位相比較手段の出力信号にもとづいて、前記電
   圧制御発振器の制御信号を生成する制御信号生成手段。 ｄ、前記電圧制御発振器を所定の周波数で発振させる制
   御信号を供給する定電圧源。 ｅ、前記ＰＬＬ回路の入力信号の無い状態が続くとき、
   前記定電圧源の供給する制御信号を選択して前記電圧制
   御発振器へ供給し、前記ＰＬＬ回路の入力信号の有る状
   態が続くとき、前記制御信号生成手段の生成する制御信
   号を選択して前記電圧制御発振器へ供給する選択手段。 ｄ、前記ＰＬＬ回路の入力信号の無い状態から有る状態
   に変るとき、前記制御信号生成手段の生成する制御電圧
   が、前記定電圧源の供給する制御電圧値からスタートす
   るようにリセットするリセット手段。
2. （２）つぎのａ〜ｃの構成要素を備えたことを特徴とす
   るＰＬＬ回路。 ａ、電圧制御発振器。 ｂ、前記電圧制御発振器の出力信号または該出力信号を
   分周した信号と、ＰＬＬ回路の入力信号との位相を比較
   する位相比較手段。 ｃ、前記位相比較手段の出力に応じた時間、向きに、前
   記電圧制御発振器の発振周波数をシフトさせて、該電圧
   制御発振器の出力信号の位相をシフトさせる位相シフト
   手段。