JPS602786B2 - 過電圧保護用半導体装置 - Google Patents
過電圧保護用半導体装置Info
- Publication number
- JPS602786B2 JPS602786B2 JP50119616A JP11961675A JPS602786B2 JP S602786 B2 JPS602786 B2 JP S602786B2 JP 50119616 A JP50119616 A JP 50119616A JP 11961675 A JP11961675 A JP 11961675A JP S602786 B2 JPS602786 B2 JP S602786B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- drain
- diffusion
- overvoltage protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は過電圧保護用半導体装置、詳しくは、ＭＯＳ型
トランジスタ構造の端子保護用半導体装置に関する。
トランジスタ構造の端子保護用半導体装置に関する。
従来、ＭＯＳ型集積回路の端子保護の目的で使用されて
いるトランジスタは第１図のような構造であり、その接
続法は第２図に示すごとくである。
いるトランジスタは第１図のような構造であり、その接
続法は第２図に示すごとくである。
以下にＮチャネルの場合についてその動作原理を説明す
る。ドレィン１に対してドレィンと基板２の間に形成さ
れるＰＮ接合が逆方向にバイアスされる極性の電圧が印
加されるとＰＮ接合部の空乏層の厚さが増し、同時にド
レィン１からトランジスタの基板２に至る電界強度が増
す。しかるに、ゲート３がドレイン１の近傍にゲート誘
電体４を介して存在するため、ドレィン１から基板２に
至る電界はゲート３が存在する方向の側面で袴に強くな
る。従って、ドレィン１の電圧がある値に達するとまず
この部分からＰＮ接合の逆方向破壊が起り、ドレィンＩ
から基板２へ電流が流れる。このときの破壊電圧Ｖ，は
ゲート３のないとき（従って通常のＰＮ接合）の逆方向
破壊電圧Ｖ２に比して低くなることが知られている。第
２図のような接続法を用いることにより、ＭＯＳ型集積
回路の端子ｔのサージ耐圧を著しく向上させることがで
きる。本発明は上記端子保護効果をさらに向上させよう
とするものである。
る。ドレィン１に対してドレィンと基板２の間に形成さ
れるＰＮ接合が逆方向にバイアスされる極性の電圧が印
加されるとＰＮ接合部の空乏層の厚さが増し、同時にド
レィン１からトランジスタの基板２に至る電界強度が増
す。しかるに、ゲート３がドレイン１の近傍にゲート誘
電体４を介して存在するため、ドレィン１から基板２に
至る電界はゲート３が存在する方向の側面で袴に強くな
る。従って、ドレィン１の電圧がある値に達するとまず
この部分からＰＮ接合の逆方向破壊が起り、ドレィンＩ
から基板２へ電流が流れる。このときの破壊電圧Ｖ，は
ゲート３のないとき（従って通常のＰＮ接合）の逆方向
破壊電圧Ｖ２に比して低くなることが知られている。第
２図のような接続法を用いることにより、ＭＯＳ型集積
回路の端子ｔのサージ耐圧を著しく向上させることがで
きる。本発明は上記端子保護効果をさらに向上させよう
とするものである。
さて、前記のＶ，は前記のＶ２と正の相関があることは
明らかであるとともに、Ｖ２はＰＮ接合部の不純物濃度
が高いほど小さくなる。従って、ゲート譲電体の下の基
板の不純物濃度が一様でなければ破壊は基板の不純物濃
度の高いところに集中する。そこで、ゲート制御用電極
直下の基板と、この基板に形成された反対導亀形のたと
えばドレィン領域とにまたがって上話基板と同一導電形
の高濃度不純物領域を形成すると、逆方向破壊電圧が４
・さくなり、より効果的なサージ耐圧の向上を可能とす
ることができる。ところで、上記高濃度不純物領域の形
成はＭＯＳ型半導体集積回路において用いられるチャン
ネルストッパー拡散と同時に行うことができる。
明らかであるとともに、Ｖ２はＰＮ接合部の不純物濃度
が高いほど小さくなる。従って、ゲート譲電体の下の基
板の不純物濃度が一様でなければ破壊は基板の不純物濃
度の高いところに集中する。そこで、ゲート制御用電極
直下の基板と、この基板に形成された反対導亀形のたと
えばドレィン領域とにまたがって上話基板と同一導電形
の高濃度不純物領域を形成すると、逆方向破壊電圧が４
・さくなり、より効果的なサージ耐圧の向上を可能とす
ることができる。ところで、上記高濃度不純物領域の形
成はＭＯＳ型半導体集積回路において用いられるチャン
ネルストッパー拡散と同時に行うことができる。
すなわち、このチャンネルストッパー拡散は基板と同一
導電型の不純物を拡散するものであり、本釆チャネルと
なるべき部分にまではみ出して形成すれば実質的にゲー
ト誘電体の下の基板の不純物濃度は高いところと低いと
ころができる。前者はチャネルの両脇であり、後者は中
心部である。第３図は前記のようなチャネルストッパー
拡散のあるＭＯＳ型トランジスタの構造の一部を平面的
に表わしたものであり、実線で囲まれる６はドレィン，
ソースおよびチャネルを形成するための領域であり、実
線で囲まれる７はゲート電極を形成するための領域であ
る。
導電型の不純物を拡散するものであり、本釆チャネルと
なるべき部分にまではみ出して形成すれば実質的にゲー
ト誘電体の下の基板の不純物濃度は高いところと低いと
ころができる。前者はチャネルの両脇であり、後者は中
心部である。第３図は前記のようなチャネルストッパー
拡散のあるＭＯＳ型トランジスタの構造の一部を平面的
に表わしたものであり、実線で囲まれる６はドレィン，
ソースおよびチャネルを形成するための領域であり、実
線で囲まれる７はゲート電極を形成するための領域であ
る。
６と７との重なった部分がチャネルを形成するための領
域であり、ゲート誘電体を形成する領域でもある。
域であり、ゲート誘電体を形成する領域でもある。
領域６以外の部分にチャネルストッパー拡散（Ｐ型）を
行ない領域６よりも内側にまで拡散領域をひろげる。斜
線部分が拡散領域でありこの拡散領域の実効的な周辺の
線を示すのが８である。この拡散を行なった後に第１図
ａに示すようなドレィンおよびソース領域の拡散Ｎ型を
行なうと、基板の不純物濃度が異つたＰＮ接合がゲート
誘電体の下にでき、チャネルの両脇の部分９，１０が破
壊電圧の低い部分となり、保護効果をより高めることが
できる。ところで、本発明を実施するに当りチャネルス
トッパー拡散を利用して上記高不純物濃度領域よりなる
両脇の部分９，１０を形成すると、この両脇の部分９，
１川まチャネル中のうちのごくわずかであって、ここに
破壊が集中することになる。そして電流の集中にもとづ
く局部的発熱により〜このトランジスタ構造自体の破壊
される危険もある。また電流の集中によって電圧降下が
大きくなることもある。第４図はこの点を考慮した本発
明の１つの実施例を第３図と同様の方法で表わしたもの
である。
行ない領域６よりも内側にまで拡散領域をひろげる。斜
線部分が拡散領域でありこの拡散領域の実効的な周辺の
線を示すのが８である。この拡散を行なった後に第１図
ａに示すようなドレィンおよびソース領域の拡散Ｎ型を
行なうと、基板の不純物濃度が異つたＰＮ接合がゲート
誘電体の下にでき、チャネルの両脇の部分９，１０が破
壊電圧の低い部分となり、保護効果をより高めることが
できる。ところで、本発明を実施するに当りチャネルス
トッパー拡散を利用して上記高不純物濃度領域よりなる
両脇の部分９，１０を形成すると、この両脇の部分９，
１川まチャネル中のうちのごくわずかであって、ここに
破壊が集中することになる。そして電流の集中にもとづ
く局部的発熱により〜このトランジスタ構造自体の破壊
される危険もある。また電流の集中によって電圧降下が
大きくなることもある。第４図はこの点を考慮した本発
明の１つの実施例を第３図と同様の方法で表わしたもの
である。
短形領域１ １，１２および１３に囲まれた部分がドレ
ィン、ソースおよびチャネルを形成するための領域であ
る。この領域以外の部分にチャネルストッパー拡散を行
なうと第３図と同様に周辺線１４，１５，１６で示され
る斜線の領域に拡散がなされる。この例ではチャネル１
７，１８，１９が３つに分割されて形成されるので、破
壊電圧の低い部分は２０〜２５に示すように６ケ所でき
ることになる。従って、第３図の例に比して３倍の部分
で電流を流すことが可能である。以上のように、本発明
によれば端子保護効果のすぐれた過電圧保護用回路素子
を得ることができる。
ィン、ソースおよびチャネルを形成するための領域であ
る。この領域以外の部分にチャネルストッパー拡散を行
なうと第３図と同様に周辺線１４，１５，１６で示され
る斜線の領域に拡散がなされる。この例ではチャネル１
７，１８，１９が３つに分割されて形成されるので、破
壊電圧の低い部分は２０〜２５に示すように６ケ所でき
ることになる。従って、第３図の例に比して３倍の部分
で電流を流すことが可能である。以上のように、本発明
によれば端子保護効果のすぐれた過電圧保護用回路素子
を得ることができる。
第１図ａはＭＯＳ型トランジスタの構造の一部を平面的
に表わした構成図、ｂはａの×−Ｘ線における断面図で
ある。 第２図は従来の過電圧保護用ＭＯＳ型トランジスタ構造
素子の接続法の説明図である。第３図は本発明にかかる
チャネルストッパー拡散を行うＭＯＳ型トランジスの構
造の一部概略平面図である。第４図は本発明の−実施例
の装置の要新欧殿略平面図である。６，１１……ソース
，ドレインおよびチャネルを形成する領域、７・・・・
・・ゲート電極を形成するための領域、９，１０・・・
・・・チャネルの両脇の部分、１７，１８，１９……チ
ヤネル、２０〜２５……破壊電圧の低い部分。 第１図 第２図 第３図 第４図
に表わした構成図、ｂはａの×−Ｘ線における断面図で
ある。 第２図は従来の過電圧保護用ＭＯＳ型トランジスタ構造
素子の接続法の説明図である。第３図は本発明にかかる
チャネルストッパー拡散を行うＭＯＳ型トランジスの構
造の一部概略平面図である。第４図は本発明の−実施例
の装置の要新欧殿略平面図である。６，１１……ソース
，ドレインおよびチャネルを形成する領域、７・・・・
・・ゲート電極を形成するための領域、９，１０・・・
・・・チャネルの両脇の部分、１７，１８，１９……チ
ヤネル、２０〜２５……破壊電圧の低い部分。 第１図 第２図 第３図 第４図
Claims (1)
- １ 一導電形の半導体基板内にこれとは逆導電形の不純
物拡散によりドレイン領域およびソース領域が形成され
、さらに同ドレイン領域とソース領域間にゲート絶縁膜
ならびにチヤネル制御用ゲート電極を備えるとともに、
前記チヤネル制御用ゲート電極直下の半導体基板表面部
分の少なくとも２箇所にドレイン領域ならびにソース領
域の少なくとも一方に跨る関係を成立させて同半導体基
板と同一導電型の高不純物濃度領域が形成されてなるこ
とを特徴とする過電圧保護用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50119616A JPS602786B2 (ja) | 1975-10-02 | 1975-10-02 | 過電圧保護用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50119616A JPS602786B2 (ja) | 1975-10-02 | 1975-10-02 | 過電圧保護用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5243377A JPS5243377A (en) | 1977-04-05 |
| JPS602786B2 true JPS602786B2 (ja) | 1985-01-23 |
Family
ID=14765821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50119616A Expired JPS602786B2 (ja) | 1975-10-02 | 1975-10-02 | 過電圧保護用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602786B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4836598A (ja) * | 1971-09-13 | 1973-05-30 |
-
1975
- 1975-10-02 JP JP50119616A patent/JPS602786B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4836598A (ja) * | 1971-09-13 | 1973-05-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5243377A (en) | 1977-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324791B2 (ja) | ||
| JPH0463546B2 (ja) | ||
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| US3936862A (en) | MISFET and method of manufacture | |
| JPS59132671A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS6164165A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPS602786B2 (ja) | 過電圧保護用半導体装置 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPH01280359A (ja) | 絶縁ゲート型半導体装置 | |
| JP2988047B2 (ja) | 半導体装置 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP2907504B2 (ja) | 半導体装置 | |
| JPH01290265A (ja) | Ｍｏｓ型半導体装置 | |
| JPS59132673A (ja) | Ｍｏｓトランジスタ | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JP2968640B2 (ja) | 半導体装置 | |
| JPS5863177A (ja) | 半導体装置 | |
| JPS6114764A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH045862A (ja) | 半導体入出力保護回路 | |
| JPS6038878A (ja) | Ｍｉｓ型半導体装置 | |
| JPH03120830A (ja) | 半導体装置 | |
| JPH04350974A (ja) | 半導体装置 |