JPS602785B2 - 半導体制御整流装置の製造方法 - Google Patents
半導体制御整流装置の製造方法Info
- Publication number
- JPS602785B2 JPS602785B2 JP8605476A JP8605476A JPS602785B2 JP S602785 B2 JPS602785 B2 JP S602785B2 JP 8605476 A JP8605476 A JP 8605476A JP 8605476 A JP8605476 A JP 8605476A JP S602785 B2 JPS602785 B2 JP S602785B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- cathode
- manufacturing
- recessed portion
- controlled rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はェミッタを分割した電力用半導体制御整流装置
（以下ＧＴＯという）の製造方法に関する。
（以下ＧＴＯという）の製造方法に関する。
電力用ＧＴＯは、カソードをスリット状に分割し、この
カソードを囲むようにゲートを配置した分割ェミッタ構
造がとられている。
カソードを囲むようにゲートを配置した分割ェミッタ構
造がとられている。
平均順電流が数１帆〜数１０船になると、ェミッタ（力
ソ‐ド）が数１０〜数１００本に分割されることがある
。このような分割ェミツ夕騰造のべレツトは、電極引出
しのために「 カソードとゲートの面に段差をつけて庄
嬢平型のパッケージに組み込むのが普通である。カソー
ド領域とゲート領域との間に設けられる段差は、シリコ
ンウェハ表面を局部的にエッチングして碗込みを設け、
この郷込み内に、ゲート領域またはカソード領域を形成
することによって作られる。
ソ‐ド）が数１０〜数１００本に分割されることがある
。このような分割ェミツ夕騰造のべレツトは、電極引出
しのために「 カソードとゲートの面に段差をつけて庄
嬢平型のパッケージに組み込むのが普通である。カソー
ド領域とゲート領域との間に設けられる段差は、シリコ
ンウェハ表面を局部的にエッチングして碗込みを設け、
この郷込み内に、ゲート領域またはカソード領域を形成
することによって作られる。
このエッチングにより、ゲートとカソード間にエッチン
グされた表面が形成されるため、数多くのェミツタに分
割した場合には、ゲートと各々のェミッタ間の抵抗が、
エッチングの碗込み精度によってバラツキを生じる。
グされた表面が形成されるため、数多くのェミツタに分
割した場合には、ゲートと各々のェミッタ間の抵抗が、
エッチングの碗込み精度によってバラツキを生じる。
この抵抗のバラツキが大きいと、ゲートターンオンさせ
る場合には、最も点弧電流が小さいヱミッタのみが点弧
し、点弧電流の大きなェミッタは点弧しないという不都
合が生じる。またゲートターンオフさせる場合も、ゲー
トとカソード間の抵抗のバラッキから、ゲートターンオ
フ電流を流し易いェミッタと、流し‘こくいェミッタと
が生じ、全てのェミッタを一様にゲートターンオン、ゲ
ートターンオフさせることができなかった。本発明は、
全てのェミッタを一様にゲートターンオンおよびゲート
ターンオフさせることができるようにしたＧＴＯの製造
方法を提供することを目的とするものである。
る場合には、最も点弧電流が小さいヱミッタのみが点弧
し、点弧電流の大きなェミッタは点弧しないという不都
合が生じる。またゲートターンオフさせる場合も、ゲー
トとカソード間の抵抗のバラッキから、ゲートターンオ
フ電流を流し易いェミッタと、流し‘こくいェミッタと
が生じ、全てのェミッタを一様にゲートターンオン、ゲ
ートターンオフさせることができなかった。本発明は、
全てのェミッタを一様にゲートターンオンおよびゲート
ターンオフさせることができるようにしたＧＴＯの製造
方法を提供することを目的とするものである。
本発明のＧＴＯは、電極取り出しのために形成される堀
込部に、再度同じ電導形の不純物を拡散したことを特徴
とするものである。
込部に、再度同じ電導形の不純物を拡散したことを特徴
とするものである。
瀬込みの深さのバラツキにより、個々のゲートとカソー
ド間の抵抗値にバラツキが生じるが、再度同じ電導形の
不純物を拡散することにより、このバラツキをカバーし
てゲートとカソード間の抵抗を均一にすることができる
から、全てのェミッタを一様にゲートターンオンおよび
ゲートターンオフさせることができる。以下図面を参照
して本発明について詳細に説明する。
ド間の抵抗値にバラツキが生じるが、再度同じ電導形の
不純物を拡散することにより、このバラツキをカバーし
てゲートとカソード間の抵抗を均一にすることができる
から、全てのェミッタを一様にゲートターンオンおよび
ゲートターンオフさせることができる。以下図面を参照
して本発明について詳細に説明する。
濃度が１×１び４ａｔｍ／ｃｃで厚さが３００〜３５０
ムのＮ形シリコンウヱハ１０、を用い、このシリコンウ
ェハ１０の表裏にガリウムＧａを熱拡散してＰ層を形成
する。
ムのＮ形シリコンウヱハ１０、を用い、このシリコンウ
ェハ１０の表裏にガリウムＧａを熱拡散してＰ層を形成
する。
こうして、第１図に示すようにＰ−Ｎ−Ｐ構造が得られ
る。このＰ層はガリウム濃度が１〜５×１び７ａｔｍ′
ｃｃ程度であり、拡散深さが５０〜８０〆程度に作られ
る。この熱拡散により、表面に酸化膜が形成される。
る。このＰ層はガリウム濃度が１〜５×１び７ａｔｍ′
ｃｃ程度であり、拡散深さが５０〜８０〆程度に作られ
る。この熱拡散により、表面に酸化膜が形成される。
この酸化膜に写真員虫刻によって穴をあげ、この穴から
エッチング処理を行なう。このエッチングは、一般に用
いられているＨＮぴ一日Ｆ系の混酸を使用し、ゲートと
カソード電極の取り出いこ不都合が生じない程度の深さ
例えば２０〜４０仏に堀込部１１を形成する（第２図）
。堀込部１１を形成したシリコンウヱハの表面に再度ガ
リウムＧａまたはボロンＢを拡散して拡散層１２を形成
する。
エッチング処理を行なう。このエッチングは、一般に用
いられているＨＮぴ一日Ｆ系の混酸を使用し、ゲートと
カソード電極の取り出いこ不都合が生じない程度の深さ
例えば２０〜４０仏に堀込部１１を形成する（第２図）
。堀込部１１を形成したシリコンウヱハの表面に再度ガ
リウムＧａまたはボロンＢを拡散して拡散層１２を形成
する。
ガリウム表面濃度は、ＧＴＯの特性を決定する要素にな
るため、素子の特性に応じた濃度例えば１〜５×１び７
〜１び８ａｔｍ′ｃｃになるように制御される。つぎに
、周知の方法を用いて「カソードヱミツ夕に選択的にリ
ン等の不純物を拡散してＮ層を形成する。
るため、素子の特性に応じた濃度例えば１〜５×１び７
〜１び８ａｔｍ′ｃｃになるように制御される。つぎに
、周知の方法を用いて「カソードヱミツ夕に選択的にリ
ン等の不純物を拡散してＮ層を形成する。
これにより、第４図に示すような、Ｐ−Ｎ−Ｐ−Ｎの四
層構造の半導体基板が得られる。そして、最上層となっ
たＮ層上にカソードェミッタ電極Ｋを蒸着し〜また堀込
部１１上にゲート電極Ｇを蒸着する。最後に表面処理を
施してから平型パッケージに封入する。本発明は堀込部
内に再度同じ導電形の不純物を拡散して、ゲートとカソ
ード間の抵抗を均一にしたから、全てのェミッタを一様
にゲートターンオンおよびゲートターンオフさせること
ができる。
層構造の半導体基板が得られる。そして、最上層となっ
たＮ層上にカソードェミッタ電極Ｋを蒸着し〜また堀込
部１１上にゲート電極Ｇを蒸着する。最後に表面処理を
施してから平型パッケージに封入する。本発明は堀込部
内に再度同じ導電形の不純物を拡散して、ゲートとカソ
ード間の抵抗を均一にしたから、全てのェミッタを一様
にゲートターンオンおよびゲートターンオフさせること
ができる。
また堀込部の深さによってゲートとカソード間の抵抗値
にバラッキが生じるが、再度不純物を拡散することによ
り、抵抗値を補正するから、堀込みのためのエッチング
作業が簡単となり、作業性が向上する。これと同時にエ
ッチングの深さのバラッキから生じる不良をなくすこと
ができるから、歩蟹りが向上する。さらに再拡散により
、ゲートのオーミック接触が良好になる。
にバラッキが生じるが、再度不純物を拡散することによ
り、抵抗値を補正するから、堀込みのためのエッチング
作業が簡単となり、作業性が向上する。これと同時にエ
ッチングの深さのバラッキから生じる不良をなくすこと
ができるから、歩蟹りが向上する。さらに再拡散により
、ゲートのオーミック接触が良好になる。
第１図ないし第４図は本発明のＧＴＯの製造工程を示す
断面図である。 １０・・・・・・シリコンウェハ、１１・・・・・・堀
込部、１２・・・・・・同電導形不純物の再拡散層。 第１図第２図 第３図 第４図
断面図である。 １０・・・・・・シリコンウェハ、１１・・・・・・堀
込部、１２・・・・・・同電導形不純物の再拡散層。 第１図第２図 第３図 第４図
Claims (1)
- １ Ｐ−Ｎ−Ｐ−Ｎ四層構造半導体基板の一方の主面側
にゲート電極およびカソード電極を、他方の主面側にア
ノード電極を各々形成し、前記一方の主面側のカソード
エミツタ領域を分割すると共に、前記ゲート電極を掘込
部内に設けた構造の半導体制御整流装置の製造方法にお
いて、前記掘込部形成後この掘込部内に再度掘込部と同
一電導形の不純物を拡散して、前記掘込部の深さのバラ
ツキによって生じたゲート・カソード間の抵抗のバラツ
キをなくすようにしたことを特徴とする半導体制御整流
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8605476A JPS602785B2 (ja) | 1976-07-21 | 1976-07-21 | 半導体制御整流装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8605476A JPS602785B2 (ja) | 1976-07-21 | 1976-07-21 | 半導体制御整流装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5337388A JPS5337388A (en) | 1978-04-06 |
| JPS602785B2 true JPS602785B2 (ja) | 1985-01-23 |
Family
ID=13875960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8605476A Expired JPS602785B2 (ja) | 1976-07-21 | 1976-07-21 | 半導体制御整流装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602785B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346681U (ja) * | 1986-09-12 | 1988-03-29 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3586735D1 (de) * | 1984-10-19 | 1992-11-12 | Bbc Brown Boveri & Cie | Abschaltbares leistungshalbleiterbauelement. |
| JPH01225360A (ja) * | 1988-03-04 | 1989-09-08 | Fuji Electric Co Ltd | ゲートターンオフサイリスタ |
-
1976
- 1976-07-21 JP JP8605476A patent/JPS602785B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346681U (ja) * | 1986-09-12 | 1988-03-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5337388A (en) | 1978-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5156981A (en) | Method of making a semiconductor device of a high withstand voltage | |
| US5223442A (en) | Method of making a semiconductor device of a high withstand voltage | |
| EP0153686B1 (en) | Method for making transistor | |
| JPS602785B2 (ja) | 半導体制御整流装置の製造方法 | |
| EP0206136B1 (en) | Semiconductor device manufacturing method | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPH077846B2 (ja) | 発光素子の製造方法 | |
| JPS6058595B2 (ja) | シヨ−トエミツタ型サイリスタの製法 | |
| JP2794571B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS5986268A (ja) | 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− | |
| JPS5938730B2 (ja) | 半導体装置の製造方法 | |
| JPS5923117B2 (ja) | サイリスタ | |
| JPH0786562A (ja) | サイリスタの製造方法 | |
| JPS6152991B2 (ja) | ||
| JPS62141774A (ja) | Ｇｔｏサイリスタ | |
| JPS59215773A (ja) | 半導体装置 | |
| JPH0888233A (ja) | 縦型ｍｏｓ半導体素子の製造方法 | |
| JPS59220969A (ja) | プレ−ナ形のトランジスタの製法 | |
| JPS59211272A (ja) | 高耐圧半導体装置 | |
| JPS5891673A (ja) | 半導体装置の製造方法 | |
| JPS58212174A (ja) | 光点弧型サイリスタ | |
| JPH05226355A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH027527A (ja) | トランジスター | |
| JPS61198674A (ja) | 半導体装置の製造方法 | |
| JPH04206531A (ja) | 半導体装置の製造方法 |