JPH05226355A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

ヘテロ接合バイポーラトランジスタの製造方法

Info

Publication number
JPH05226355A
JPH05226355A JP4027894A JP2789492A JPH05226355A JP H05226355 A JPH05226355 A JP H05226355A JP 4027894 A JP4027894 A JP 4027894A JP 2789492 A JP2789492 A JP 2789492A JP H05226355 A JPH05226355 A JP H05226355A
Authority
JP
Japan
Prior art keywords
region
bipolar transistor
semiconductor substrate
insulating film
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4027894A
Other languages
English (en)
Inventor
Tomohito Nakamura
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4027894A priority Critical patent/JPH05226355A/ja
Publication of JPH05226355A publication Critical patent/JPH05226355A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】薄いベース層からなるヘテロ接合バイポーラト
ランジスタを得ることができるとともに、工程が簡略
で、製造コストを低くすることができ、微細化が容易で
あるヘテロ接合バイポーラトランジスタを提供する。 【構成】第１シリコン酸化膜26に等方性エッチングを行
い、開口部を形成する。開口部にＳｉＣからなるエミッ
タ３をエピタキシャル成長させる。ボロンイオンを打込
むと、膜厚が厚い部分Ｔについては、シリコン基板２内
にほとんど注入されず、膜厚が薄い部分Ｓについては、
多く注入される。また、エミッタ３で覆われた部分につ
いても、シリコン基板２内に注入されるが、膜厚が薄い
部分Ｓに比べると、エミッタ３でトラップされる分だ
け、注入される濃度は薄く、かつ基板表面からの深さも
浅くなる。これにより、層厚の薄いベース４およびＰ+
型の外部ベース５を容易に形成できる（同図イ）。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ヘテロ接合バイポー
ラトランジスタの製造方法に関するものであり、特にベ
ース層の拡散防止に関するものである。
【０００２】
【従来の技術】近年、ヘテロ接合を利用したバイポーラ
トランジスタが注目されている。これは、エミッタにベ
ースよりも禁制帯幅（エネルギーバンド）の大きい材料
を用いたものである。ヘテロ接合バイポーラトランジス
タのエネルギーバンド構造図を、図４に示す。同図にお
いて、Ec,Ev,Efは、それぞれ伝導帯の下端、価電子帯の
上端、フェルミ準位を示す。また、黒丸は電子を表わ
し、白丸はホールを表わしている。同図からも明らかな
ように、エミッタ領域の禁制帯幅がベースより大きいた
め、ホールのエミッタ注入が起こりにくくなっている。
その結果、ベース電流が低下し、エミッタの注入効率が
向上する。これにより、高速、高利得のトランジスタを
得ることができる。
【０００３】従来の、ヘテロ接合バイポーラトランジス
タ１の製造方法を、図５を参照しながら説明する。ま
ず、Ｎ型であるシリコン基板２の表面にフォトレジスト
６aを塗布し、パターンニングし、開口部８aを形成す
る。開口部８a、およびフォトレジスト６aの全面に、Ｐ
型の不純物であるボロンイオンを打込む。これにより、
Ｐ型のベース４が形成される（同図ア）。
【０００４】つぎに、フォトレジスト６aを除去した
後、Ｎ型ＳｉＣ（炭化シリコン）66を全面にエピタキシ
ャル成長させる（同図イ）。フォトレジスト６bを塗
布、パターンニングし、ＳｉＣ（炭化シリコン）66のエ
ッチングを行う。これにより、Ｐ型のベース４表面にＮ
型ＳｉＣのエミッタ３が形成される（同図ウ）。このよ
うに、エミッタ３をＳｉＣで形成することにより、ベー
ス４とエミッタ３間をヘテロ接合とすることができる。
【０００５】ふたたび、シリコン基板２およびエミッタ
３の表面に、フォトレジスト６cを塗布し、パターンニ
ングし、開口部８cを形成する。開口部８c、およびフォ
トレジスト６cの全面に、ボロンイオンを打込む。これ
により、ベース４より高濃度なＰ+型の外部ベース５が
形成される（同図エ）。
【０００６】フォトレジスト６cを除去した後、減圧化
学気相成長法(LPCVD)を用いて、シリコン酸化膜14を形
成する（同図オ）。その後、フォトレジストを塗布しパ
ターンニングし、シリコン酸化膜14のエッチングを行
う。そして、エミッタ３およびベース４用の電極形成の
ためコンタクトホール８dを形成する（同図カ）。形成
したコンタクトホール８dに、電極形成用のポリシリコ
ン10a,10cを形成する。アルミでベース電極13a,13c、エ
ミッタ電極13bを形成する。シリコン基板２の裏面に白
金でコレクタ電極12を形成して、ヘテロ接合バイポーラ
トランジスタ１が完成する（同図キ）。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ようなヘテロ接合バイポーラトランジスタ１の製造方法
には、次のような問題があった。エミッタ３の形成の
際、高温プロセスによりベース層が大きく拡散してしま
い、高速バイポーラトランジスタに必要な薄いベース４
を得ることができなかった。また、ベース４、エミッタ
３、および外部ベース５の形成工程にて計三回のフォト
レジスト工程が必要であった。したがって、工程が複雑
であるとともに、製造工程において三回分のアライメン
トマージンを見込む必要があり、微細化が困難であっ
た。
【０００８】この発明は、上記のような問題点を解決
し、高速バイポーラトランジスタに必要な薄いベース４
を得ることができ、さらに、工程が簡略で、製造コスト
を低くすることができるとともに、製造工程においてア
ライメントマージンを見込む必要がなく微細化が容易で
あるヘテロ接合バイポーラトランジスタの製造方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１にかかるヘテロ
接合バイポーラトランジスタの製造方法は、第１導電型
の第１領域と第２導電型の第２領域をヘテロ接合させる
ために、半導体基板表面から突出するように第１領域を
形成した後、前記第１領域の上方からイオン注入を行う
ことにより、半導体基板内に第２領域を形成することを
特徴とする。
【００１０】請求項２にかかるヘテロ接合バイポーラト
ランジスタの製造方法は、半導体基板上に絶縁膜を形成
する第１の工程、前記絶縁膜の一部をエッチングにより
取り除き、取り除かれた部分に、半導体基板表面から突
出する第１導電型の第１領域を形成するとともに、絶縁
膜と第１領域の境界近傍付近に、半導体基板へのイオン
注入効率が周囲よりも高い効率透過部を形成する第２の
工程、前記第１領域の上方から半導体基板上にイオン注
入を行うことにより、第２導電型の第２領域を形成する
第３の工程を備えたことを特徴とする。
【００１１】請求項３にかかるヘテロ接合バイポーラト
ランジスタの製造方法は、さらに前記第２工程の絶縁膜
の一部を取り除くエッチングについては等方性エッチン
グを用いるとともに、効率透過部の形成については、エ
ッチング工程により取り除かれた部分に、絶縁膜とわず
かに重なるか又は重ならないように第１領域を形成する
ことを特徴とする。
【００１２】請求項４にかかるヘテロ接合バイポーラト
ランジスタは、第１領域が、半導体基板表面から突出す
るよう設けられているとともに、絶縁膜は、第１領域と
の境界近傍付近では膜厚が薄く、遠ざかると膜厚が厚く
なるよう形成されていることを特徴とする。
【００１３】請求項５にかかるヘテロ接合バイポーラト
ランジスタは、さらに絶縁膜と第１領域の境界近傍付近
の絶縁膜の薄膜部分は、等方性エッチングにより形成さ
れることを特徴とする。
【００１４】
【作用】請求項１にかかるヘテロ接合バイポーラトラン
ジスタの製造方法は、第１導電型の第１領域と第２導電
型の第２領域をヘテロ接合させるために、半導体基板表
面から突出するように第１領域を形成した後、前記第１
領域の上方からイオン注入を行うことにより、半導体基
板内に第２領域を形成することを特徴とする。したがっ
て、第１領域の上方からイオン注入を行う場合に、第１
領域を自己整合的に用いることができる。
【００１５】請求項２にかかるヘテロ接合バイポーラト
ランジスタの製造方法は、半導体基板上に絶縁膜を形成
する第１の工程、前記絶縁膜の一部をエッチングにより
取り除き、取り除かれた部分に、半導体基板表面から突
出する第１導電型の第１領域を形成するとともに、絶縁
膜と第１領域の境界近傍付近に、半導体基板へのイオン
注入効率が周囲よりも高い効率透過部を形成する第２の
工程、前記第１領域の上方から半導体基板上にイオン注
入を行うことにより、第２導電型の第２領域を形成する
第３の工程を備えたことを特徴とする。したがって、第
１領域の上方からイオン注入を行う場合に、第１領域を
自己整合的に用いることができるとともに、層厚の薄い
低濃度層および低濃度層を挟み込むように形成されてい
る層厚の厚い高濃度層から形成される第２領域を容易に
得ることができる。
【００１６】請求項３にかかるヘテロ接合バイポーラト
ランジスタの製造方法は、さらに前記第２工程の絶縁膜
の一部を取り除くエッチングについては等方性エッチン
グを用いるとともに、効率透過部の形成については、エ
ッチング工程により取り除かれた部分に、絶縁膜とわず
かに重なるか又は重ならないように第１領域を形成する
ことを特徴とする。したがって、効率透過部の形成が容
易となる。
【００１７】請求項４にかかるヘテロ接合バイポーラト
ランジスタは、第１領域が、半導体基板表面から突出す
るよう設けられているとともに、絶縁膜は、第１領域と
の境界近傍付近では膜厚が薄く、遠ざかると膜厚が厚く
なるよう形成されていることを特徴とする。したがっ
て、第１領域の上方からイオン注入を行う場合に、第１
領域を自己整合的に用いることができるとともに、絶縁
膜と第１領域の境界近傍付近に、第２領域および絶縁膜
よりで覆われた部分よりも効率的にイオン注入を行うこ
とができる。
【００１８】請求項５にかかるヘテロ接合バイポーラト
ランジスタは、さらに絶縁膜と第１領域の境界近傍付近
の絶縁膜の薄膜部分は、等方性エッチングにより形成さ
れることを特徴とする。したがって、効率透過部の形成
が容易となる。
【００１９】
【実施例】本発明の一実施例を図面に基づいて説明す
る。まず、図２アに示すように、Ｎ型であるシリコン基
板２表面に絶縁膜である第１シリコン酸化膜26を形成す
る。本実施例においては減圧化学気相成長法(LPCVD)を
用い、SiH4とN2Oで800℃で熱分解することにより形成し
た。エミッタ形成用のマスクを用いてフォトレジスト29
をパターンニングする（同図イ）。フッ酸を用いて等方
性エッチングを行い（同図ウ）、開口部28aを形成し
（同図エ）、フォトレジスト29を取り除く。
【００２０】つぎに、図１アに示すように、開口部28a
に第１導電型の第１領域であるエミッタ３をシリコン基
板２から突出するよう形成する。本実施例においては、
Si2H6、C2H2およびH2、さらにドーパントとしてPH3を供
給し、1150℃でエピタキシャル成長させることにより、
Ｎ型単結晶ＳｉＣのエミッタ３を形成した。このよう
に、エミッタ３をＳｉＣで形成することにより、ベース
４とエミッタ３間をヘテロ接合とすることができる。
【００２１】なお、本実施例においては、上記エピタキ
シャル成長は、エミッタ３が、第１シリコン酸化膜26に
接触した段階で中止したが、エミッタ３が、第１シリコ
ン酸化膜26とわずかに重なるか又は重ならないよう成長
させた段階で中止してもよい。
【００２２】つぎに、エミッタ３、および第１シリコン
酸化膜26の全面に、ボロンイオンを打込む。打込まれた
ボロンイオンは、第１シリコン酸化膜26の膜厚が厚い部
分Ｔについては、第１シリコン酸化膜26にトラップさ
れ、シリコン基板２内にほとんど注入されない。これに
対し、効率透過部である膜厚が薄い部分Ｓについては、
第１シリコン酸化膜26にトラップされないため、ボロン
イオンが多く注入される。また、エミッタ３で覆われた
部分については、エミッタ３でトラップされながらシリ
コン基板２内に注入される。しかし、膜厚が薄い部分Ｓ
に比べると、エミッタ３でトラップされる分だけ、注入
される濃度は薄く、かつ基板表面からの深さも浅くな
る。これにより、層厚の薄い低濃度層であるＰ型のベー
ス４および低濃度層を挟み込むように形成されている層
厚の厚い高濃度層であるＰ+型の外部ベース５を容易に
形成することができる（同図イ）。このように、本実施
例においては、Ｐ型ベース４およびＰ+型の外部ベース
５で、第２導電型の第２領域が形成される。
【００２３】このように、本実施例においては、エミッ
タ３を形成した後、Ｐ型ベース４およびＰ+型の外部ベ
ース５を形成するようにしている。したがって、エミッ
タ３形成時の高温プロセスによるベース４の拡散を防止
することができ、薄いベース４からなるヘテロ接合バイ
ポーラトランジスタを得ることができる。また、Ｐ型ベ
ース４およびＰ+型の外部ベース５の形成において、エ
ミッタ３を自己整合的に用いることができる。したがっ
て、ベース４および外部ベース５の形成用のマスクが不
要となる。これにより、製造工程においてアライメント
マージンを見込む必要がなく、微細化が容易となる。
【００２４】さらに、第１シリコン酸化膜26の膜厚が薄
い部分Ｓについては、エミッタ３との境界近傍付近では
膜厚が薄く、遠ざかると膜厚が厚くなるよう形成されて
いる。したがってボロンイオンを打込むことにより、ベ
ース４およびＰ+型の外部ベース５を容易に形成するこ
とができる。
【００２５】なお、打込まれたボロンイオンは、エミッ
タ３でトラップされるため、エミッタ３のN+濃度に影響
を与える。したがって、それを見越して、十分なN+濃度
でエミッタ３を形成しておけばよい。
【００２６】その後、打込んだボロンをアニールにより
活性化させた後、SiH4とN2Oで800℃で熱分解して、第２
シリコン酸化膜27を形成する（同図ウ）。エミッタ３お
よびベース４用の電極形成のためコンタクトホール20を
形成する。形成したコンタクトホール20に、電極形成用
のポリシリコン10a,10b,10cを形成する。アルミでベー
ス電極13a,13c、エミッタ電極13bを形成する。シリコン
基板２の裏面に白金でコレクタ電極12を形成して、ヘテ
ロ接合バイポーラトランジスタ21が完成する。
【００２７】なお、本実施例においては、エピタキシャ
ル成長させることによりエミッタ３を形成したが、ＣＶ
Ｄ法で形成してもよい。この場合は、エミッタ３は多結
晶ＳｉＣで形成されることとなる。
【００２８】また、本実施例においては、効率透過部の
形成は、第１シリコン酸化膜26を等方性エッチングする
ことにより行った。しかし、第１シリコン酸化膜26とエ
ミッタ３の境界近傍付近に、半導体基板へのイオン注入
効率が周囲よりも高くなるよう形成できればどのような
ものであってもよく、たとえば、図３アに示すように、
第１シリコン酸化膜26とエミッタ３が、わずかに重なら
ないようにして効率透過部を形成してもよい。また、同
図イに示すようにエミッタ３の端部が薄くなるよう形成
してもよく、同図ウに示すように第１シリコン酸化膜26
の１部が薄くなるよう形成してもよい。
【００２９】なお、本実施例においては、npnトランジ
スタにて説明したが、pnpトランジスタに採用してもよ
い。
【００３０】また、本実施例においては、エミッタ３を
ＳｉＣで形成したが、エミッタ３とベース４間をヘテロ
接合できるのものであれば、どのようなものでもよく、
たとえば、半導体基板に、GaAs（ガリウム・ヒ素）を用
い、エミッタ３をAlGaAs（アルミ・ガリウム・ヒ素）で
形成してもよい。
【００３１】
【発明の効果】請求項１にかかるヘテロ接合バイポーラ
トランジスタの製造方法は、第１導電型の第１領域と第
２導電型の第２領域をヘテロ接合させるために、半導体
基板表面から突出するように第１領域を形成した後、前
記第１領域の上方からイオン注入を行うことにより、半
導体基板内に第２領域を形成することを特徴とする。し
たがって、第１領域を形成時の高温プロセスによる第２
領域の拡散を防止することができる。
【００３２】これにより、高速バイポーラトランジスタ
に必要な薄い第２領域からなるヘテロ接合バイポーラト
ランジスタを提供することができる。また、第１領域の
上方からイオン注入を行う場合に、第１領域を自己整合
的に用いることができ、マスクの回数を減らすことがで
きる。これにより、工程が簡略で、製造コストを低くす
ることができる。さらに、製造工程においてアライメン
トマージンを見込む必要がなく、微細化が容易であるヘ
テロ接合バイポーラトランジスタを提供することができ
る。
【００３３】請求項２にかかるヘテロ接合バイポーラト
ランジスタの製造方法は、半導体基板上に絶縁膜を形成
する第１の工程、前記絶縁膜の一部をエッチングにより
取り除き、取り除かれた部分に、半導体基板表面から突
出する第１導電型の第１領域を形成するとともに、絶縁
膜と第１領域の境界近傍付近に、半導体基板へのイオン
注入効率が周囲よりも高い効率透過部を形成する第２の
工程、前記第１領域の上方から半導体基板上にイオン注
入を行うことにより、第２導電型の第２領域を形成する
第３の工程を備えたことを特徴とする。
【００３４】したがって、第１領域を形成時の高温プロ
セスによる第２領域の拡散を防止することができる。こ
れにより、高速バイポーラトランジスタに必要な薄い第
２領域からなるヘテロ接合バイポーラトランジスタを提
供することができる。
【００３５】また、第１領域の上方からイオン注入を行
う場合に、第１領域を自己整合的に用いることができる
とともに、層厚の薄い低濃度層および低濃度層を挟み込
むように形成されている層厚の厚い高濃度層から形成さ
れる第２領域を容易に得ることができる。これにより、
マスクの回数を減らすことができ、工程が簡略で、製造
コストを低くすることができる。さらに、製造工程にお
いてアライメントマージンを見込む必要がなく、微細化
が容易であるヘテロ接合バイポーラトランジスタを提供
することができる。
【００３６】請求項３にかかるヘテロ接合バイポーラト
ランジスタの製造方法は、さらに前記第２工程の絶縁膜
の一部を取り除くエッチングについては等方性エッチン
グを用いるとともに、効率透過部の形成については、エ
ッチング工程により取り除かれた部分に、絶縁膜とわず
かに重なるか又は重ならないように第１領域を形成する
ことを特徴とする。したがって、効率透過部の形成が容
易となる。
【００３７】これにより、マスクの回数を減らすことが
でき、工程が簡略で、製造コストを低くすることができ
る。さらに、製造工程においてアライメントマージンを
見込む必要がなく、微細化が容易であるヘテロ接合バイ
ポーラトランジスタを提供することができる。
【００３８】請求項４にかかるヘテロ接合バイポーラト
ランジスタは、第１領域が、半導体基板表面から突出す
るよう設けられているとともに、絶縁膜は、第１領域と
の境界近傍付近では膜厚が薄く、遠ざかると膜厚が厚く
なるよう形成されていることを特徴とする。したがっ
て、第１領域の上方からイオン注入を行う場合に、第１
領域を自己整合的に用いることができるとともに、絶縁
膜と第１領域の境界近傍付近に、第２領域および絶縁膜
よりで覆われた部分よりも効率的にイオン注入を行うこ
とができる。
【００３９】これにより、マスクの回数を減らすことが
でき、工程が簡略で、製造コストを低くすることができ
る。また、これにより、マスクの回数を減らすことがで
き、工程が簡略で、製造コストを低くすることができ
る。さらに、製造工程においてアライメントマージンを
見込む必要がなく、微細化が容易であるヘテロ接合バイ
ポーラトランジスタを提供することができる。
【００４０】請求項５にかかるヘテロ接合バイポーラト
ランジスタは、さらに絶縁膜と第１領域の境界近傍付近
の絶縁膜の薄膜部分は、等方性エッチングにより形成さ
れることを特徴とする。したがって、効率透過部の形成
が容易となる。これにより、マスクの回数を減らすこと
ができる。さらに、製造工程においてアライメントマー
ジンを見込む必要がなく、微細化が容易であるヘテロ接
合バイポーラトランジスタを提供することができる。
【図面の簡単な説明】
【図１】ヘテロ接合バイポーラトランジスタ21の製造工
程を示す図である。
【図２】ヘテロ接合バイポーラトランジスタ21の製造工
程において、等方性エッチングによって開口部28aが形
成される工程を示す図である。
【図３】ヘテロ接合バイポーラトランジスタ21の効率透
過部の形状の一例を示す図である。
【図４】ヘテロ接合バイポーラトランジスタのエネルギ
ーバンド構造図である。
【図５】従来のヘテロ接合バイポーラトランジスタ１の
製造工程を示す図である。
【符号の説明】
２・・・シリコン基板 ３・・・ＳｉＣエミッタ ４・・・ベース ５・・・外部ベース 26・・・第１シリコン酸化膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ヘテロ接合バイポーラトランジスタの製造
    方法において、 第１導電型の第１領域と第２導電型の第２領域をヘテロ
    接合させるために、半導体基板表面から突出するように
    第１領域を形成した後、前記第１領域の上方からイオン
    注入を行うことにより、半導体基板内に第２領域を形成
    すること、 を特徴とするヘテロ接合バイポーラトランジスタの製造
    方法。
  2. 【請求項２】半導体基板上に絶縁膜を形成する第１の工
    程、 前記絶縁膜の一部をエッチングにより取り除き、取り除
    かれた部分に、第１導電型の第１領域と第２導電型の第
    ２領域をヘテロ接合させるために、半導体基板表面から
    突出する第１領域を形成するとともに、絶縁膜と第１領
    域の境界近傍付近に、半導体基板へのイオン注入効率が
    周囲よりも高い効率透過部を形成する第２の工程、 前記第１領域の上方から半導体基板上にイオン注入を行
    うことにより、第２導電型の第２領域を形成する第３の
    工程、 を備えたことを特徴とするヘテロ接合バイポーラトラン
    ジスタの製造方法。
  3. 【請求項３】請求項２のヘテロ接合バイポーラトランジ
    スタの製造方法において、 前記第２工程の絶縁膜の一部を取り除くエッチングにつ
    いては等方性エッチングを用いるとともに、効率透過部
    の形成については、エッチング工程により取り除かれた
    部分に、絶縁膜とわずかに重なるか又は重ならないよう
    に第１領域を形成することを特徴とするヘテロ接合バイ
    ポーラトランジスタの製造方法。
  4. 【請求項４】半導体基板、 半導体基板内に形成されるとともに、層厚の薄い低濃度
    層および低濃度層を挟み込むように形成されている層厚
    の厚い高濃度層を有する第２導電型の第２領域、 第２領域の上部に設けられており、第２領域が形成され
    ている半導体基板の材質よりも禁制帯幅が広い第１導電
    型の第１領域、 半導体基板表面、第１領域、および第２領域を覆う絶縁
    膜、 第２領域の高濃度層と接続された第２領域用の電極、 を備えたヘテロ接合バイポーラトランジスタにおいて、 第１領域は、半導体基板表面から突出するよう設けられ
    ているとともに、 絶縁膜は、第１領域との境界近傍付近では膜厚が薄く、
    遠ざかると膜厚が厚くなるよう形成されていること、 を特徴とするヘテロ接合バイポーラトランジスタ。
  5. 【請求項５】請求項４のヘテロ接合バイポーラトランジ
    スタにおいて、 絶縁膜と第１領域の境界近傍付近の絶縁膜の薄膜部分
    は、等方性エッチングにより形成されること、 を特徴とするヘテロ接合バイポーラトランジスタ。
JP4027894A 1992-02-14 1992-02-14 ヘテロ接合バイポーラトランジスタの製造方法 Pending JPH05226355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4027894A JPH05226355A (ja) 1992-02-14 1992-02-14 ヘテロ接合バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4027894A JPH05226355A (ja) 1992-02-14 1992-02-14 ヘテロ接合バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH05226355A true JPH05226355A (ja) 1993-09-03

Family

ID=12233598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4027894A Pending JPH05226355A (ja) 1992-02-14 1992-02-14 ヘテロ接合バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH05226355A (ja)

Similar Documents

Publication Publication Date Title
JP2530784B2 (ja) 自己整合エピタキシャル・ベ―ス・トランジスタの製造方法
US4830972A (en) Method of manufacturing bipolar transistor
JPH02125623A (ja) 自己整合トランジスタの製造方法
JPH0695524B2 (ja) バイポーラ・トランジスタの製造方法
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
JP3172031B2 (ja) 半導体装置の製造方法
JPH025432A (ja) 半導体装置の製造方法
JPH0786296A (ja) 高速バイポーラトランジスタの製造方法
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
JPH0645340A (ja) 半導体装置及びその製造方法
JPH05226355A (ja) ヘテロ接合バイポーラトランジスタの製造方法
EP0042380B1 (en) Method for achieving ideal impurity base profile in a transistor
GB2057760A (en) Integrated circuit device and method of making the same
KR100275537B1 (ko) 컬렉터 단결정 박막의 과성장을 이용한 쌍극자 트랜지스터 제조방법
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
JP2530169B2 (ja) 半導体装置の製造方法
JPH05226349A (ja) 半導体装置およびその製造方法
JPH05235016A (ja) ヘテロ接合半導体装置およびその製造方法
JP4213298B2 (ja) 半導体装置の製造方法
JPH01111372A (ja) 半導体装置の製造方法
JPS63226065A (ja) 半導体装置の製造方法
JPS6018951A (ja) 半導体装置の製造法
JPH05235009A (ja) 半導体集積回路装置の製造方法
JPS6346769A (ja) 半導体装置の製造方法
JPS61198674A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090407

LAPS Cancellation because of no payment of annual fees