JPS60257142A - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JPS60257142A JPS60257142A JP59110806A JP11080684A JPS60257142A JP S60257142 A JPS60257142 A JP S60257142A JP 59110806 A JP59110806 A JP 59110806A JP 11080684 A JP11080684 A JP 11080684A JP S60257142 A JPS60257142 A JP S60257142A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- electrode
- pressure
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、トランジスタ、サイリスタ或いはゲートター
ンオフサイリスタ（以下ＧＴ○）等の半導体素子と電極
等を加圧接合す′る圧接型半導体装置に係り、特に半導
体基体の面圧力隼中をなくし、平坦な面圧力分布を得る
に好適な圧接型半導体装（１） 置に関する。
ンオフサイリスタ（以下ＧＴ○）等の半導体素子と電極
等を加圧接合す′る圧接型半導体装置に係り、特に半導
体基体の面圧力隼中をなくし、平坦な面圧力分布を得る
に好適な圧接型半導体装（１） 置に関する。
一般にトランジスタ、サイリスタ或いはＧＴＯ等の半導
体素子を加圧圧接する圧接型半導体装置は、電力用とし
て良く知られている。従来この種の圧接型半導体装置は
第２図に示すように構成されている。即ち半導体基体１
の両側に、半導体と熱膨張係数が近い金属板２，３を介
して、熱および電気伝導率の高い円柱状の金属ポスト電
極４゜５を設け、この金属ポスト電極４，５で半導体基
体１を矢印の方向に圧接する構造になっている。
体素子を加圧圧接する圧接型半導体装置は、電力用とし
て良く知られている。従来この種の圧接型半導体装置は
第２図に示すように構成されている。即ち半導体基体１
の両側に、半導体と熱膨張係数が近い金属板２，３を介
して、熱および電気伝導率の高い円柱状の金属ポスト電
極４゜５を設け、この金属ポスト電極４，５で半導体基
体１を矢印の方向に圧接する構造になっている。
半導体基体１と金属ポスト電極４，５との間に金属板２
，３を設けたのは、半導体基体１と金属ポスト電極４，
５との熱膨張係数が異なるために、装置の稼動により生
ずる温度変化に伴って、両者間のバイメタル効果によっ
て機械的ストレスが半導体基体１に加わるのを防ぐため
である。したがって通常金属板２，３として用いられる
のは半導体基体１がシリコンＳｉの場合、モリブデンＭ
ＯやタングステンＷなどであり、これらは温度補償（２
） 板とも呼ばれている。
，３を設けたのは、半導体基体１と金属ポスト電極４，
５との熱膨張係数が異なるために、装置の稼動により生
ずる温度変化に伴って、両者間のバイメタル効果によっ
て機械的ストレスが半導体基体１に加わるのを防ぐため
である。したがって通常金属板２，３として用いられる
のは半導体基体１がシリコンＳｉの場合、モリブデンＭ
ＯやタングステンＷなどであり、これらは温度補償（２
） 板とも呼ばれている。
この種の圧接型半導体装置においては、基本的に半導体
基体１に生じる応力の分布は、半無限板の縁の一部を剛
体で圧接する場合とほぼ等価である。即ち、第３図に示
すように半無限弾性体６を円柱状剛体ボスト７で圧接し
た場合、半無限弾性体６中に生じる圧接面に垂直な方向
の応力σ２は、第３図のように、剛体の周縁部で無限大
となり、半無限弾性体６内の応力分布は著しく不均一に
なる。
基体１に生じる応力の分布は、半無限板の縁の一部を剛
体で圧接する場合とほぼ等価である。即ち、第３図に示
すように半無限弾性体６を円柱状剛体ボスト７で圧接し
た場合、半無限弾性体６中に生じる圧接面に垂直な方向
の応力σ２は、第３図のように、剛体の周縁部で無限大
となり、半無限弾性体６内の応力分布は著しく不均一に
なる。
したがって、半導体基体（半無限円板）を金属板及び金
属Ｃｕボスト電極で加圧接触させた場合も半導体基体内
の応力分布は第３図のようになる。
属Ｃｕボスト電極で加圧接触させた場合も半導体基体内
の応力分布は第３図のようになる。
半導体基体１内の応力分布の不均一によって電気的特性
の不均一の問題が発生する。
の不均一の問題が発生する。
本発明は上記の点に鑑みなされたもので、半導体基体へ
の部分的応力集中を防止し、もって半導体装置の特性安
定化を図ると共に破壊を防止し、信頼性を向−ヒさせた
圧接型半導体装置を提供する（３） ものである。
の部分的応力集中を防止し、もって半導体装置の特性安
定化を図ると共に破壊を防止し、信頼性を向−ヒさせた
圧接型半導体装置を提供する（３） ものである。
本発明は、半導体基体を圧接する金属ポスト電極を２枚
重ね構造とし、重ね接合部の半導体基体側に位置するい
わゆる内側の金属ポスト電極の寸法を外側金属ポスト電
極との接合部より大とし、加圧時にその突出部が弾性変
形することを利用して、両金属ポスト電極の接合部周辺
直下での半導体基体への応力集中を緩和するようにした
ものである。
重ね構造とし、重ね接合部の半導体基体側に位置するい
わゆる内側の金属ポスト電極の寸法を外側金属ポスト電
極との接合部より大とし、加圧時にその突出部が弾性変
形することを利用して、両金属ポスト電極の接合部周辺
直下での半導体基体への応力集中を緩和するようにした
ものである。
第１図は本発明の一実施例の要部構成図である。
同図に示したようにサイリスタ等の半導体基体１１のカ
ソード側とアノード側が対称構造となるよう温度補償板
１２．１３を介して内ポスト電極１４．１５を重ね、更
に外ポスト電極１６．１７をあてがい圧接する構造であ
る。
ソード側とアノード側が対称構造となるよう温度補償板
１２．１３を介して内ポスト電極１４．１５を重ね、更
に外ポスト電極１６．１７をあてがい圧接する構造であ
る。
上記構造に関し、内ポスト電極１４．１５の直径は、外
ポスト電極１６．１７との接合部の直径寸法より各々２
Ｑだけ大となっている。
ポスト電極１６．１７との接合部の直径寸法より各々２
Ｑだけ大となっている。
（４）
本発明の具体的な効果を説明するため、従来構造と本発
明構造のものの半導体基体に生じる面と垂直な軸方向応
力分布を有限要素法計算によってめてみる。説明の都合
上、各寸法を次のように定める。半導体基体１１の直径
＝８０ｍｍ、厚み１■、温度補償板１．２．１３の直径
＝６６１１ｎ、厚み０．５ｍｍ、内ポスト電極１４．１
５の直径＝６６ｍｎ。
明構造のものの半導体基体に生じる面と垂直な軸方向応
力分布を有限要素法計算によってめてみる。説明の都合
上、各寸法を次のように定める。半導体基体１１の直径
＝８０ｍｍ、厚み１■、温度補償板１．２．１３の直径
＝６６１１ｎ、厚み０．５ｍｍ、内ポスト電極１４．１
５の直径＝６６ｍｎ。
厚み２，８ｍ、内ポスト電極と外ポスト電極の接合部直
径＝６０１１Ｉ１１、いわゆる、内ポスト電極の突出寸
法は（１＝ ３ ｍｍである。なお、加圧力Ｐ＝５ｔｆ
とした。
径＝６０１１Ｉ１１、いわゆる、内ポスト電極の突出寸
法は（１＝ ３ ｍｍである。なお、加圧力Ｐ＝５ｔｆ
とした。
計算結果を第４図に示す。点線は従来構造の軸方向応力
分布、実線が本発明による圧接型半導体装置の軸方向応
力分布である。同図により明らかなように、本発明の構
造は最大応力が従来構造のものの−以下と減少し、更に
、応力分布もほぼ平坦となっている。
分布、実線が本発明による圧接型半導体装置の軸方向応
力分布である。同図により明らかなように、本発明の構
造は最大応力が従来構造のものの−以下と減少し、更に
、応力分布もほぼ平坦となっている。
本発明によれば半導体基体１１が小型のものがら大型の
ものにいたる広い範囲の機種に対し、同（５） 一手法によって本発明の主眼としている応力集中がひき
起す電気特性のばらつき、そして最終的に装置の破壊に
いたらしめる原因を除去できる。
ものにいたる広い範囲の機種に対し、同（５） 一手法によって本発明の主眼としている応力集中がひき
起す電気特性のばらつき、そして最終的に装置の破壊に
いたらしめる原因を除去できる。
第５図は本発明の他の実施例を示したもので、カソード
側の金属ポスト電極だけを２枚重ね構造としたものであ
り、同様の効果が得られる。
側の金属ポスト電極だけを２枚重ね構造としたものであ
り、同様の効果が得られる。
〔発明の効果〕
以上説明したように本発明になる金属ポスト電極により
圧接される半導体基体の部分的な応力集中を効果的に防
ぎ、もって圧接型半導体装置の電気的特性の安定化と強
度信頼性向上を図ることができる。
圧接される半導体基体の部分的な応力集中を効果的に防
ぎ、もって圧接型半導体装置の電気的特性の安定化と強
度信頼性向上を図ることができる。
第１図は本発明の一実施例を示す半導体装置の概略断面
図、第２図は従来の半導体装置の概略断面図、第３図（
ａ）、（ｂ）は従来の半導体装置における応力集中状態
を説明する図、第４図は本発明と従来の半導体装置の応
力の集中状態を計算値の一実施例になる半導体装置を示
す概略断面図（６） である。 １１・・・半導体基体、１２．１３・・・温度補償板、
１４．１訃・・内ボスト電極、１６．１７・・・外ボス
ト電極。 代理人 弁理士 高橋明夫 （７） 第１図
図、第２図は従来の半導体装置の概略断面図、第３図（
ａ）、（ｂ）は従来の半導体装置における応力集中状態
を説明する図、第４図は本発明と従来の半導体装置の応
力の集中状態を計算値の一実施例になる半導体装置を示
す概略断面図（６） である。 １１・・・半導体基体、１２．１３・・・温度補償板、
１４．１訃・・内ボスト電極、１６．１７・・・外ボス
ト電極。 代理人 弁理士 高橋明夫 （７） 第１図
Claims (1)
- １、半導体基体と、該半導体基体に少なくとも一方の面
に設けられた該半導体基体の熱膨張係数に近い熱膨張係
数を有する金属板と、該金属板を介して前記半導体基体
を圧接する金属ポスト電極とを備えた圧接型半導体装置
において、前記金属ポスト電極を少なくとも２枚重ね構
造とし、半導体基体に近い側の内側金属ポスト電極の寸
法をその外側の金属ポスト電極で内側金属ポスト電極に
接合する部分の面の寸法より大きくしたことを特徴とす
る圧接型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110806A JPS60257142A (ja) | 1984-06-01 | 1984-06-01 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110806A JPS60257142A (ja) | 1984-06-01 | 1984-06-01 | 圧接型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60257142A true JPS60257142A (ja) | 1985-12-18 |
Family
ID=14545125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59110806A Pending JPS60257142A (ja) | 1984-06-01 | 1984-06-01 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257142A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0441572A2 (en) * | 1990-02-07 | 1991-08-14 | Ngk Insulators, Ltd. | Power semiconductor device with heat dissipating property |
| US5229915A (en) * | 1990-02-07 | 1993-07-20 | Ngk Insulators, Ltd. | Power semiconductor device with heat dissipating property |
-
1984
- 1984-06-01 JP JP59110806A patent/JPS60257142A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0441572A2 (en) * | 1990-02-07 | 1991-08-14 | Ngk Insulators, Ltd. | Power semiconductor device with heat dissipating property |
| US5229915A (en) * | 1990-02-07 | 1993-07-20 | Ngk Insulators, Ltd. | Power semiconductor device with heat dissipating property |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918514A (en) | Press-contact type semiconductor device | |
| KR930007517B1 (ko) | 압접형 반도체장치 | |
| JPS60257142A (ja) | 圧接型半導体装置 | |
| JPS6337660A (ja) | 加圧接続型ｇｔｏサイリスタ | |
| JPH10189657A (ja) | 端子間の接続方法、半導体チップの実装方法、半導体チップのボンディング方法、および端子間の接続構造 | |
| CN110462820A (zh) | 具有带有凹形弯曲部的底板的半导体模块 | |
| WO2021177292A1 (ja) | 半導体装置およびその製造方法 | |
| JPH0246742A (ja) | 圧接平型半導体装置 | |
| JPS6197933A (ja) | 全圧接型半導体装置 | |
| JPS61134064A (ja) | 半導体装置 | |
| JP2604997B2 (ja) | 圧接型半導体装置 | |
| JP3161190B2 (ja) | 平型半導体装置 | |
| JP3364423B2 (ja) | 半導体スタック | |
| JP3117215B2 (ja) | 圧接型半導体装置 | |
| JPH0691117B2 (ja) | 圧接型半導体装置 | |
| JPS615533A (ja) | 加圧接触形半導体装置 | |
| JPS5921033A (ja) | 全圧接型半導体装置 | |
| US5063436A (en) | Pressure-contacted semiconductor component | |
| JPH02159739A (ja) | 加圧接触型半導体装置 | |
| JP2587450B2 (ja) | 半導体装置の圧接構造 | |
| JP2569109B2 (ja) | 圧接型半導体装置 | |
| JPS61110440A (ja) | ハイブリツド集積回路 | |
| JPS594032A (ja) | 圧接型半導体装置 | |
| JPS60213037A (ja) | ボンデイングツ−ル | |
| JPS5931034A (ja) | 半導体装置 |