CN110462820A - 具有带有凹形弯曲部的底板的半导体模块 - Google Patents

具有带有凹形弯曲部的底板的半导体模块 Download PDF

Info

Publication number
CN110462820A
CN110462820A CN201880020471.5A CN201880020471A CN110462820A CN 110462820 A CN110462820 A CN 110462820A CN 201880020471 A CN201880020471 A CN 201880020471A CN 110462820 A CN110462820 A CN 110462820A
Authority
CN
China
Prior art keywords
bottom plate
substrate
metal
semiconductor module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880020471.5A
Other languages
English (en)
Other versions
CN110462820B (zh
Inventor
贝恩德·屈滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN110462820A publication Critical patent/CN110462820A/zh
Application granted granted Critical
Publication of CN110462820B publication Critical patent/CN110462820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

接触至少一个电子部件(4)的结构化的金属层(2)施加在由电绝缘材料制成的基底(1)的上侧上。金属接触层(3)施加在基底(1)的下侧。基底(1)的下侧在基底(1)没有机械应力的状态下构造为平的面。接触层(3)经由中间层(6)与金属底板(7)连接。接触层(3)与金属底板(7)的连接在温度(T1)升高的情况下进行。随后进行半导体模块的冷却。金属底板(7)的朝向基底(1)的侧面和金属底板(7)的背离基底(1)的侧面在底板(7)没有机械应力的状态下构造为平的面。在半导体模块冷却时，底板(7)在其背离基底(1)的侧面上形成凹形弯曲部(9)。

Description

具有带有凹形弯曲部的底板的半导体模块
技术领域
本发明涉及一种半导体模块的制造方法，
-其中，在由电绝缘材料制成的基底的上侧上施加结构化的金属层，并且结构化的金属层接触至少一个电子部件，
-其中，在基底的下侧施加金属接触层，
-其中，基底的下侧在基底没有机械应力的状态下构造为平的面。
本发明还涉及一种半导体模块，
-其中，半导体模块具有由电绝缘材料制成的基底，在该基底的上侧上施加结构化的金属层，结构化的金属层接触至少一个电子部件，并且在该基底的下侧施加金属接触层，
-其中，基底的下侧在基底没有机械应力的状态下构造为平的面。
背景技术
这种制造方法和使用这种制造方法制造出的半导体模块通常是已知的。能够参考文献DE102008036112A1或相应的US2009/0039498A1。
该半导体模块能够既在现有技术中又在本发明的范围内尤其设计为功率半导体模块，并且作为电子部件能够包括功率半导体(例如IGBT)或者类似的部件(例如功率MOSFET)。这种半导体组件能够例如在电动车中使用，用于切换牵引电动机的电源。该功率半导体作为电子部件还能够包括例如功率LED。电子部件具有5mm×5mm或者更大的尺寸。特别地，该功率半导体能够为半导体开关调节高达2kV的额定电压。切换的额定电流能够在两位数甚至三位数的安培的范围内。
对于半导体模块，必须将损耗功率从半导体引入冷却体中。在这种情况下使用的层结构通常通过焊接工艺或烧结工艺生成。如果冷却体直接集成在这里，则必须加工整个冷却体。为了避免这种情况，通常首先生产没有冷却体的半导体模块，然后将半导体模块与冷却体连接。承载功率半导体的半导体模块在其朝向冷却体的侧面具有几百μm的厚度，或者具有与接触层连接的、具有几毫米的厚度的底板。在这两种情况下，通过导热剂产生到冷却体的过渡，该导热剂用于补偿不均匀。该不均匀是由于绝缘的基底不能通过其整个面压到冷却体处、和/或由于不同的热膨胀产生板的扭曲导致的。这种导热剂相比焊接连接或烧结连接具有明显更差的导热性。此外还面临不同的老化效应。
如果底板用于所谓的散热，还由于一方面由绝缘材料构成的基底的不同膨胀系数以及另一方面金属底板的不同膨胀系数，底板在半导体模块冷却过程期间扭曲。由此，底板在其中心区域中具有凹形弯曲部。然而，为了在边缘区域中拧紧底板，需要在反方向上的弯曲。在现有技术中已知的是，底板在与接触面连接之前尽可能预弯曲，底板即使在弯曲之后依然与接触层位于冷却体的中心处，并且最初竖起的边缘通过相应的连接元件(通常是螺栓连接)压靠在冷却体上。为此，一方面底板必须超出半导体模块的其他结构体。此外，很难正确地调整预弯曲。
此外，由此得到的结构还具有其他缺点。例如，安装的底板的平整度通常确实差。这尤其因为边缘区域只在连接元件的区域贴紧并且依然需要相对厚的导热剂的层。此外，存在导热剂的老化效应的问题。另外，通过底板的预弯曲在基底与底板之间产生相对厚的间隙，其必须由相应的厚的焊接层填充。焊接层通常同具有比接触层和底板明显更小的导热系数。
从DE102008036112A1中已知一种半导体模块，其由具有多个金属层的多层基底和多个陶瓷层组成。在该半导体模块没有底板。多层基底的层在层连接时借助于相应的弯曲的夹爪彼此贴紧。在一个设计方案中，该多层基底在中央区域中具有凹形弯曲部。该多层基底通过穿过多层基底中心的连接元件与冷却体连接。在此消除了凹形弯曲部，使得该多层基底平放在冷却体处。
在DE102008036112A1中描述的流程不适用于制造具有底板的基底，因为需要太大的力量来弯曲几毫米厚的、由金属制成底板。这样的力量将导致基底的电激活元件的破坏，例如导致布置在基底和/或半导体模块的上侧上的金属层截断、或者基底的接触层的截断。在DE102008036112A1中描述的流程在此只对没有底板的半导体模块是实用的。
底板导致显著增加的面积，通过增加的面积能够排导在电子部件中产生的损耗热。因此，在没有底板的情况下，只能使用相对小功率的电子部件，或者电子部件不能在其全功率范围中运行。
发明内容
本发明的方法工艺的目的是提供一种制造方法，借助于该方法，在具有底板的半导体模块中以简单的方式引起与冷却体的平面式的连接。
该目的通过具有权利要求1的特征的制造方法实现。该制造方法的有利的设计方案是从属权利要求2至9的内容。
根据本发明，开头所述类型的制造方法如下地实施，
-接触层经由中间层与金属底板连接；
-接触层与金属底板的连接在温度升高的情况下进行，并且随后进行半导体模块的冷却；
-金属底板的朝向基底的侧面和金属底板的背离基底的侧面在底板没有机械应力的状态下构造为平的面；
-底板在半导体模块冷却时在底板的背离基底的侧面上形成凹形弯曲部；并且
-金属底板经由至少一个布置在凹形弯曲部的中心区域中的连接元件与冷却体连接，并且该底板压靠冷却体。
根据本发明，基底和底板首先制成为元件，其相关的面、即基底和底板的彼此相对的侧面以及底板要与冷却体连接的侧面是平的面。因此，能够通过简单的方式生产基底和底板。在这种情况下，基底和底板彼此连接。由于基底和底板彼此不同的热膨胀系数，在基底和底板相互连接后，在冷却时在基底和底板中引入不同的机械应力。这些机械应力引起半导体模块的弯折。尤其在半导体模块冷却之后，机械应力导致底板在其背离基底的侧面上具有凹形弯曲部。
在随后完成半导体模块的范畴内，金属底板通过至少一个布置在凹形弯曲部的中央区域的连接元件与冷却体连接，并且金属底板压靠冷却体。通过这种方式的连接能够消除该凹形弯曲部。
可行的是，接触层与金属底板的连接和电子部件与结构化的金属层的接触在时间上错开进行。然而优选的是，接触层与金属底板的连接和电子部件与结构化的金属层的接触同时进行。这具有生产技术的优点，并且还改善了半导体模块在后续运行中的可靠性。
由于底板的和基底的朝向彼此的面在连接的时间点是相对彼此完全平的，中间层(通常是焊接层或者烧结层)的厚度能够非常小。具体来说，中间层能够具有小于100μm的厚度、特别是最大50μm的厚度、例如最大20μm的厚度。
可行的是，连接元件被“从上方”引导穿过半导体模块中的空隙并且固定在冷却体中。然而优选地，连接元件被引导穿过冷却体中的空隙并且固定在底板中。
底板在许多情况下由相对柔软的材料、例如铜构成。因此，为了稳定的固定，优选地在底板中嵌入与连接元件配合工作的保持元件，该保持元件由比底板更硬的材料制成。更硬的材料例如能够是钢或黄铜。保持元件例如能够是套筒。
优选地，在连接元件的区域中，凹槽在底板和/或冷却体的彼此相对的面上置入底板和/或冷却体中。由此，尤其能够实现底板和冷却体的彼此直接接触的区域的最大化。
底板与冷却体之间的距离能够非常小，通常只有几微米。因此在许多情况下，不需要在底板与冷却体之间引入导热剂。更确切地说，在很多情况下，在底板与冷却体之间引入不含固体的油或气就足够了。这些物质尤其具有的优点是其不会遭受老化现象。
为了优化凹形弯曲部，底板的厚度和基底的厚度应该彼此匹配。具体地，底板的厚度和基底的厚度能够彼此匹配，以使底板的厚度至少是基底厚度的五倍，尤其至少是基底的厚度的十倍。
此外，将通过具有权利要求10的特征的半导体模块实现该目的。半导体模块的优选的设计方案是从属权利要求11至17的内容。
根据本发明，开头所述类型的半导体模块通过如下的方式构造，
-金属接触层经由中间层与金属底板连接；
-金属底板的朝向基底的侧面和金属基底的背离基底的侧面在底板没有机械应力的状态下构造为平的面；
-在半导体模块有室温的情况下，底板在底板的背离基底的侧面上具有凹形弯曲部；
-金属底板经由至少一个布置在凹形弯曲部的中央区域中的连接元件与冷却体连接，并且金属底板压靠冷却体。
半导体模块的有利的设计方案基本上对应于以上所述的制造方法的有利的设计方案。
附图说明
结合以下联合附图描述的实施例说明，本发明的上述特点、特征和优点以及实现其的方法和方式变得更清楚易懂。在此以示意图示出：
图1示出了在制造的中间阶段的、穿过半导体模块的横截面，
图2示出了在制造的最后阶段的、穿过图1的半导体模块的横截面，
图3示出了在制造完成之后的、穿过图2的半导体模块的横截面，
图4示出了在安装冷却体之后的、穿过图3的半导体模块的横截面，并且
图5示出了图4的半导体模块的可行的变体方案。
具体实施方式
为了制造半导体模块，根据图1首先将结构化的金属层2施加到由电绝缘材料制成的基底的上侧上。该结构化的金属层2通常由铜制成。可选地，该结构化的金属层能够由铝制成。此外，在基底的下侧施加金属接触层3。金属接触层3同样能够由铜或铝制成。该金属接触层通常由与结构化的金属层2相同的材料制成。金属接触层3的施加能够与结构化的金属层2的施加同时地或者时间上错开地进行。
基底1能够例如由Al2O3(氧化铝)、AlN(氮化铝)或Si3N4(氮化硅)制成。基底1包括结构化的金属层2，并且接触层3优选地设计为所谓的DBC(直接键合铜)基底、DAB(直接键合铝)基底或AMB(活性金属铜焊)基底。基底1通常设计为平的元件。因此，至少基底1的下侧在基底没有机械应力的状态下是平的面。这样的基底1(即没有金属层2、接触层3)具有厚度d1。该厚度d1通常在0.38mm和1mm之间。金属层2、接触层3通常具有厚度d2，其大约在0.3mm的范围内。
在随后的制造步骤中，根据图2在结构化的金属层2上施加电子部件4，其与结构化的金属层2接触。接触层通常通过薄的中间层5实现，其通常是焊接层或者烧结层。此外，同样如图2所示，金属接触层3通过另外的薄的中间层6与金属底板7连接。另外的中间层6通常是焊接层或烧结层。金属底板7通常由与金属接触层3同样的材料制成。金属底板7同样是平的元件。特别地，金属底板7的朝向基底1的侧面和金属底板7的背离基底1的侧面在底板7没有机械应力的状态下构造为平的面。优选地，根据在图2中的显示，接触层3与金属底板7的连接和电子部件4与结构化的金属层2的接触同时地进行。
由于根据本发明的制造方法，尤其由于通过中间层6必须仅以平的面彼此连接的情况，中间层6能够非常薄。特别地，中间层6能够具有小于100μm的厚度d3。特别地，该厚度d3能够在最大50μm的范围内，尤其在最大20μm的范围内。在个别情况下，厚度d3甚至能够更小，例如10μm。就这方面来说，通过薄的中间层6的连接是有利的，因为中间层6与金属接触层3和底板7相比通常具有显著更大的热阻。
底板7具有厚度d4。该厚度d4通常在几毫米的范围内，例如在3mm至10mm之间。其能够例如至少是基底1的厚度d1的五倍大，尤其至少是十倍大。
为了连接接触层3与金属底板7并且为了连接电子部件5与结构化的金属层2，能够通过压爪8在基底1(包括其他元件2至7)上施加压力p。这通常尤其在烧结过程中、然而尤其在焊接过程中能够取消施加压力p。此外，基底1(包括其他元件)达到升高的温度T1，特别是高于基底1的后期预期运行温度，通常高于100℃。在这种状态下生成相应的连接。尽管如此，由此形成的中间层5、6(特别是中间层6)能够非常的薄，因为在这种状态下基底1和底板7是平的。随后，冷却半导体模块至低的温度T2，例如冷却至室温，即大约20℃。
基底1和底板7具有彼此不同的热膨胀系数。特别地，基底1的热膨胀系数通常小于底板7的热膨胀系数。冷却后，底板7因此比基底1收缩得更厉害。由此，在包括基底1和底板7的半导体模块中形成机械应力(类似于双金属效应)。该机械应力导致的是，底板7在半导体模块冷却时在底板的背离基底1的侧面上形成凹形弯曲部9并且在已冷却的状态下具有该凹形弯曲部9。该状态(虽然以夸大的形式)在图3中示出。
然后，如图4相应所示，金属底板7通过至少一个连接元件10与冷却体11连接并且压靠冷却体11。如图4相应所示，该连接元件10布置在凹形弯曲部9的中央区域中。因此，通过该连接元件10不会使底板7的外部区域向下在冷却体11上弯曲，而是使凹形弯曲部9的中央区域弯曲。优选地，为此目的，该连接元件10被引导穿过冷却体11中的空隙12并且固定在底板7中。
连接元件10能够例如设计为螺栓，其被拧入底板7中的相应的螺纹中。尤其如果底板7由铜制成，然而底板7特别软。因此，优选地，如图3和图4相应所示，在底板7中引入保持元件13，其与连接元件10配合工作。在这种情况下保持元件13由比底板7更硬的材料制成。例如保持元件13能够由铝、黄铜或钢制成。特别地，保持元件13能够设计为具有内螺纹的套筒。
如图5相应所示，在特别有利的设计方案中，在连接元件10的区域中，凹槽14在底板的朝向冷却体11的面上置入底板7中。可选地或附加地，凹槽15在冷却体的朝向底板7的面上在连接元件10的区域中置入冷却体11中。特别地，通过该设计方案能够实现的是：连接元件10使底板7和冷却体11的大部分的朝向彼此的面互相接触。
底板7和冷却体11之间的距离能够非常小，其能够在一位数的微米范围内。特别地，由于这个原因，不需要在底板7和冷却体11之间引入导热剂或类似物。相反可满足要求的是：在底板7和冷却体11之间引入不含固体的油，或者在底板7和冷却体11之间不引入自有的介质以使那里只有少量气体分子。
总之，本发明因此涉及以下事实：
在由电绝缘材料制成的基底1的上侧上施加结构化的金属层2，结构化的金属层接触至少一个电子部件4。在基底1的下侧施加金属接触层3。基底1的下侧在基底1没有机械应力的状态下构造为平的面。接触层3经由中间层6与金属底板7连接。接触层3与金属底板7的连接在温度T1升高的情况下进行。然后进行半导体模块的冷却。金属底板7的朝向基底1的侧面和金属底板7的背离基底1的侧面在底板7没有机械应力的状态下构造为平的面。在半导体模块冷却时，底板7在底板的背离基底1的侧面上形成凹形弯曲部9。
本发明具有许多优点。由于底板7的使用产生从电子部件4到冷却体11的良好的散热。由于在半导体模块的制造过程中基底1与底板7的彼此待连接的面是平整的，获得中间层6的最小厚度d3。即使半导体模块的制造是无压力的也是如此。底板7和冷却体11之间的间隙同样非常小。由于在基底1上通常布置多个电子部件4，中央区域通常不包含电子部件4。因此，通过连接元件10以及可能的保持元件13减小的、在该区域中的热传导能够被接受。由于连接元件10在底板7中(并且不在冷却体11中)的固定产生了一种固定方式，该固定方式仅必须在很小程度上考虑电子部件4的布置。由于基底1和底板7的热膨胀系数，凹形弯曲部9随着温度的升高(即在运行中)减小。凹形弯曲部的减小改善和优化了电子部件4的散热。
尽管通过优选的实施例进一步描述和阐述了本发明，但本发明不被所公开的例子限制，本领域的技术人员在不脱离本发明的保护范围的情况下能够推导出其他的变体方案。

Claims (17)

1.一种半导体模块的制造方法，
-其中，在由电绝缘材料制成的基底(1)的上侧上施加结构化的金属层(2)，并且所述结构化的金属层(2)接触至少一个电子部件(4)，
-其中，在所述基底(1)的下侧施加金属接触层(3)，
-其中，所述基底(1)的下侧在所述基底(1)没有机械应力的状态下构造为平的面，
-其中，所述接触层(3)经由中间层(6)与金属的底板(7)连接，
-其中，所述接触层(3)与金属的所述底板(7)的所述连接在温度(T1)升高的情况下进行，并且随后进行所述半导体模块的冷却，
-其中，金属的所述底板(7)的朝向所述基底(1)的侧面和金属的所述底板(7)的背离所述基底(1)的侧面在所述底板(7)没有机械应力的状态下构造为平的面，并且
-其中，所述底板(7)在所述半导体模块冷却时在所述底板的背离所述基底(1)的侧面上形成凹形弯曲部(9)，
其特征在于，金属的所述底板(7)经由至少一个布置在所述凹形弯曲部(9)的中央区域中的连接元件(10)与冷却体(L)连接，并且所述底板压靠所述冷却体(11)。
2.根据权利要求1所述的制造方法，其特征在于，所述接触层(3)与金属的所述底板(7)的所述连接和所述电子部件(4)与所述结构化的金属层(2)的接触同时进行。
3.根据权利要求1或2所述的制造方法，其特征在于，经由设计为焊接层或者烧结层的所述中间层(6)实现所述接触层(3)与金属的所述底板(7)的所述连接。
4.根据权利要求1、2或3所述的制造方法，其特征在于，所述中间层(6)具有小于100μm的厚度(d3)、特别是最大50μm的厚度(d3)、例如最大20μm的厚度。
5.根据前述权利要求中任一项所述的制造方法，其特征在于，所述连接元件(10)被引导穿过所述冷却体(11)中的空隙(12)并且固定在所述底板(7)中。
6.根据前述权利要求中任一项所述的制造方法，其特征在于，与所述连接元件(10)配合工作的保持元件(13)嵌入所述底板(7)中，所述保持元件由比所述底板(7)更硬的材料制成。
7.根据前述权利要求中任一项所述的制造方法，其特征在于，在所述连接元件(10)的区域中，凹槽(14、15)在所述底板(7)和/或所述冷却体(11)的彼此相对的面上置入所述底板和/或所述冷却体中。
8.根据前述权利要求中任一项所述的制造方法，其特征在于，在所述底板(7)与所述冷却体(11)之间引入不含固体的油或气。
9.根据前述权利要求中任一项所述的制造方法，其特征在于，所述底板(7)的厚度(d4)和所述基底(1)的厚度(d1)彼此匹配，以使所述底板的厚度(d4)至少是所述基底(1)的厚度(d1)的五倍，尤其至少是所述基底的厚度的十倍。
10.一种半导体模块，
-其中，所述半导体模块具有由电绝缘材料制成的基底(1)，在所述基底的上侧上施加结构化的金属层(2)，所述结构化的金属层接触至少一个电子部件(4)，并且在所述基底的下侧施加金属接触层(3)，
-其中，所述基底(1)的下侧在所述基底(1)没有机械应力的状态下构造为平的面，
-其中，所述金属接触层(3)经由中间层(6)与金属的底板(7)连接，
-其中，金属的所述底板(7)的朝向所述基底(1)的侧面和金属的所述底板(7)的背离所述基底(1)的侧面在所述底板(7)没有机械应力的状态下构造为平的面，
-其中，所述底板(7)在半导体模块有室温(T2)的情况下在所述底板的背离所述基底(1)的侧面上具有凹形弯曲部(9)，其特征在于，金属的所述底板(7)经由至少一个布置在所述凹形弯曲部的中央区域中的连接元件(10)与冷却体(11)连接，并且所述底板压靠所述冷却体(11)。
11.根据权利要求10所述的半导体模块，其特征在于，所述中间层(6)设计为焊接层或者烧结层。
12.根据权利要求10或11所述的半导体模块，其特征在于，所述中间层(6)具有小于100μm的厚度(d3)、特别是最大50μm的厚度(d3)、例如最大20μm的厚度。
13.根据权利要求10至12中任一项所述的半导体模块，其特征在于，所述连接元件(10)被引导穿过所述冷却体(11)中的空隙(12)并且固定在所述底板(7)中。
14.根据权利要求10至13中任一项所述的半导体模块，其特征在于，与所述连接元件(10)配合工作的保持元件(13)嵌入所述底板(7)中，所述保持元件由比所述底板(7)更硬的材料制成。
15.根据权利要求10至14中任一项所述的半导体模块，其特征在于，在所述连接元件(10)的区域中，所述底板(7)和/或所述冷却体(11)在所述底板和/或所述冷却体的彼此相对的面上具有凹槽(14、15)。
16.根据权利要求10至15中任一项所述的半导体模块，其特征在于，在所述底板(7)与所述冷却体(11)之间设有不含固体的油或气。
17.根据权利要求10至16中任一项所述的半导体模块，其特征在于，所述底板(7)的厚度(d4)至少是所述基底(1)的厚度(d1)的五倍，尤其至少是所述基底的厚度的十倍。
CN201880020471.5A 2017-01-23 2018-01-19 具有带有凹形弯曲部的底板的半导体模块 Active CN110462820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17152692.4 2017-01-23
EP17152692.4A EP3352214A1 (de) 2017-01-23 2017-01-23 Halbleitermodul mit bodenplatte mit hohlwölbung
PCT/EP2018/051258 WO2018134332A1 (de) 2017-01-23 2018-01-19 Halbleitermodul mit bodenplatte mit hohlwölbung

Publications (2)

Publication Number Publication Date
CN110462820A true CN110462820A (zh) 2019-11-15
CN110462820B CN110462820B (zh) 2023-07-14

Family

ID=57882012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880020471.5A Active CN110462820B (zh) 2017-01-23 2018-01-19 具有带有凹形弯曲部的底板的半导体模块

Country Status (5)

Country Link
US (1) US11201098B2 (zh)
EP (2) EP3352214A1 (zh)
JP (1) JP6884217B2 (zh)
CN (1) CN110462820B (zh)
WO (1) WO2018134332A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019209082B3 (de) * 2019-06-24 2020-06-04 Siemens Aktiengesellschaft Befestigung von Leistungshalbleiterbauelementen auf gekrümmten Oberflächen
JP2021180298A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 接合装置および接合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080101032A1 (en) * 2006-10-26 2008-05-01 Roman Tschirbs Base Plate For A Power Semiconductor Module
CN103545298A (zh) * 2012-07-09 2014-01-29 赛米控电子股份有限公司 具有至少一个减小应力的适配元件的功率半导体模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148497A (ja) * 1995-11-17 1997-06-06 Sumitomo Metal Ind Ltd ヒートシンク
JP3348781B2 (ja) * 1999-06-30 2002-11-20 日本電気株式会社 高周波半導体パッケージ
DE10393078D2 (de) 2002-05-22 2005-05-12 Siemens Ag Kühlvorrichtungen zum Kühlen elektrischer Bauteile, Modul aus Kühlvorrichtung und elektrischen Bauteilen und Anordnung aus Kühlvorrichtung oder Modul und Trägerkörper
JP4046623B2 (ja) 2003-02-19 2008-02-13 三菱電機株式会社 パワー半導体モジュールおよびその固定方法
JP3938079B2 (ja) * 2003-03-20 2007-06-27 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP2004288826A (ja) 2003-03-20 2004-10-14 Murata Mfg Co Ltd パッケージ素子
KR100705868B1 (ko) 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
DE102006045939B4 (de) * 2006-09-28 2021-06-02 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
JP2013016525A (ja) * 2009-09-29 2013-01-24 Fuji Electric Systems Co Ltd パワー半導体モジュールおよびその製造方法
DE102012210158A1 (de) * 2012-06-15 2013-12-19 Infineon Technologies Ag Halbleitermodul und verfahren zur herstellung eines halbleitermoduls
JP6323325B2 (ja) * 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
DE102014106570B4 (de) * 2014-05-09 2016-03-31 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Schalteinrichtung und Anordnung hiermit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080101032A1 (en) * 2006-10-26 2008-05-01 Roman Tschirbs Base Plate For A Power Semiconductor Module
CN103545298A (zh) * 2012-07-09 2014-01-29 赛米控电子股份有限公司 具有至少一个减小应力的适配元件的功率半导体模块

Also Published As

Publication number Publication date
EP3352214A1 (de) 2018-07-25
EP3555913B1 (de) 2022-03-02
US11201098B2 (en) 2021-12-14
EP3555913A1 (de) 2019-10-23
JP6884217B2 (ja) 2021-06-09
JP2020505773A (ja) 2020-02-20
WO2018134332A1 (de) 2018-07-26
CN110462820B (zh) 2023-07-14
US20210193554A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
KR101238542B1 (ko) 전력 반도체 모듈 및 이에 대한 제조 방법
CN100517696C (zh) 具有半导体元件、绝缘基板和金属电极的半导体器件
US7808100B2 (en) Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
JP4967447B2 (ja) パワー半導体モジュール
CN110114872B (zh) 用于电器件的载体衬底和用于制造载体衬底的方法
CN100392856C (zh) 功率半导体模块
CN106887513B (zh) 承载设备、具有承载设备的电气设备和其制造方法
CN109216234B (zh) 用于处理半导体衬底的设备和方法
JP5407881B2 (ja) パワーモジュール製造方法およびその方法により製造したパワーモジュール
CN110462820A (zh) 具有带有凹形弯曲部的底板的半导体模块
JP2014017483A (ja) 応力を低減する適合要素を少なくとも１つ有するパワー半導体モジュール
KR101461329B1 (ko) 반도체 유닛
US7045831B2 (en) Semiconductor device
CN104600038B (zh) 半导体装置
EP1376690B1 (en) Pressure-contact type semiconductor device
JP6895307B2 (ja) 半導体装置
JP5548525B2 (ja) 冷却装置を備えて成る電流コンバータ装置構造を製造する方法
CN109417057B (zh) 陶瓷电路基板及半导体模块
US20230170287A1 (en) Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module
JPS60113931A (ja) 半導体装置
JP2007150342A (ja) 半導体装置およびその製造方法
US11710705B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2005032833A (ja) モジュール型半導体装置
JP4992302B2 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant