JP2020505773A - 凹形湾曲部を備えた底部プレートを有する半導体モジュール - Google Patents

凹形湾曲部を備えた底部プレートを有する半導体モジュール Download PDF

Info

Publication number
JP2020505773A
JP2020505773A JP2019539839A JP2019539839A JP2020505773A JP 2020505773 A JP2020505773 A JP 2020505773A JP 2019539839 A JP2019539839 A JP 2019539839A JP 2019539839 A JP2019539839 A JP 2019539839A JP 2020505773 A JP2020505773 A JP 2020505773A
Authority
JP
Japan
Prior art keywords
bottom plate
substrate
semiconductor module
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019539839A
Other languages
English (en)
Other versions
JP6884217B2 (ja
Inventor
キュアテン ベアント
キュアテン ベアント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2020505773A publication Critical patent/JP2020505773A/ja
Application granted granted Critical
Publication of JP6884217B2 publication Critical patent/JP6884217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電気絶縁性材料から成る基板(1)の上面に、構造化された金属層(2)を被着し、この構造化された金属層(2)により、少なくとも1つの電子構成素子(4)が接触接続される。基板(1)の下面に金属製の接触接続層(3)を被着する。基板(1)の下面は、機械的な応力が加わっていない、基板(1)の状態において、平坦な表面として構成されている。中間層(6)を介して、接触接続層(3)と、金属製の底部プレート(7)とを接続する。接触接続層(3)と、金属製の底部プレート(7)とを高温度(T1)において接続する。次に半導体モジュールを冷却する。金属製の底部プレート(7)の、基板(1)側を向いた面、および金属製の底部プレート(7)の基板(1)とは反対側を向いた面は、機械的な応力が加わっていない、底部プレート(7)の状態において、平坦な表面として構成されている。半導体モジュールを冷却する際に、底部プレート(7)は、基板(1)とは反対側を向いた、その面に凹形湾曲部(9)を形成する。

Description

本発明は、半導体モジュールのための製造方法を起点としており、ここでは、
・電気絶縁性材料から成る基板の上面に、構造化された金属層を被着し、この構造化された金属層により、少なくとも1つの電子構成素子を接触接続する、
・基板の下面に、金属製の接触接続層を被着し、
・基板の下面は、機械的な応力が加わっていない、基板の状態において、平坦な表面として構成されている。
本発明は、さらに、以下のような半導体モジュールを起点としており、ここでは、
・半導体モジュールは、電気絶縁性材料から成る基板を有し、この基板の上面には、少なくとも1つの電子構成素子を接触接続する、構造化された金属層が被着されており、その下面には、金属製の接触接続層が被着されており、
・基板の下面は、機械的な応力が加わっていない、基板の状態において、平坦な表面として構成されている。
このような製造方法、およびこのような製造方法によって製造される半導体モジュールは、一般に公知である。独国特許出願公開第102008036112号明細書もしくは、対応する米国特許出願公開第2009/0039498号明細書を参照することが可能である。
半導体モジュールは、(従来技術においても、また本発明の枠内においても共に)特に、パワー半導体モジュールとして構成されていてよく、電子構成素子として、例えばIGBT、または類似の構成素子、例えばパワーMOSFETのようなパワー半導体を含んでいてよい。このような半導体モジュールは、例えば、走行モータのエネルギ供給をスイッチングするために、電動車両において使用することが可能である。半導体モジュールは、電子構成素子として、例えばパワーLEDを含んでいてもよい。これらの電子構成素子は、5mm×5mm以上のサイズを有していてよい。これらの電子構成素子は、特に、半導体スイッチでは、2kVまでの公称電圧をスイッチングすることができる。スイッチングされる公称電流は、2桁どころか3桁のアンペア領域にあってよい。
半導体モジュールでは、損失電力を半導体からヒートシンクに導かなければならない。この際に使用される層構造は、一般に、はんだ付けプロセスまたは焼成プロセスによって作製される。ここでヒートシンクを直接、一緒に一体化する場合、ヒートシンク全体を一緒に処理しなければならないことになる。これを回避するためには、一般に、まずヒートシンクなしに半導体モジュールだけを作製し、次に半導体モジュールとヒートシンクとを接続する。パワー半導体を載置している半導体モジュールは、ヒートシンク側を向いたその面に、数100μmの厚さの接触接続層か、または接触接続層に接続される、数ミリメートルの厚さの底部プレートを有する。いずれの場合も、ヒートシンクとの接合部は、不均一性を均一にするために使用される熱伝導ペーストによって作製される。この不均一性は、絶縁基板をそのすべての表面にわたってヒートシンクに押圧できないことに起因し、かつ/または熱膨張率が異なることにより、プレートのねじれが生じることに起因する。このような熱伝導ペーストは、はんだ接続部または焼成接続部よりも格段に低い熱伝導率を有する。さらにさまざまな経年変化作用が生じる。
いわゆる熱拡散のために底部プレートを使用する場合、さらに、絶縁性材料から成る基板の膨張係数と、金属製の底部プレートの膨張係数が異なることにより、冷却時に半導体モジュールが歪む。これにより、底部プレートは、その中央領域に凹形湾曲部を有する。しかしながら底部プレートを縁部領域において固定ねじ留めするためには、反対方向におけるたわみが必要である。したがって従来技術において公知であるのは、底部プレートを事前に曲げ、これにより、底部プレートが、接触接続層との接続後にも変わらずに、中央でヒートシンクに載置され、かつはじめのうちは高くなっている縁部が、対応する接続要素(一般にはねじ止め)によってヒートシンクに押圧されるようにすることである。接触接続層との接続の前に、このためには、第1に、底部プレートが半導体モジュールの残りの構造から大きく張り出していなければならない。さらに、事前の曲げを正確に設定するのは困難である。
さらに、これによって生じる構造は、別の欠点も有する。例えば、取り付けられる底部プレートの平坦性は、一般にむしろ不良である。このことが特に当てはまるのは、縁部領域が、接続要素の領域においてのみ押し付けられるからであり、熱伝導ペーストの比較的厚い層が、相変わらず必要である。さらに、熱伝導ペーストの経年変化作用に伴う問題は、残ったままである。さらに、底部プレートの事前の曲げにより、基板と底部プレートとの間に比較的大きな間隙が生じ、この間隙は、対応する厚いはんだ層によって充填しなければならない。はんだ層は、一般に、同様に、接触接続層や底部プレートよりも格段に低い熱伝導率を有する。
独国特許出願公開第102008036112号明細書から、複数の金属層および複数のセラミック層を有する多層基板から成る半導体モジュールが公知である。この半導体モジュールには、底部プレートが設けられていない。多層基板の層は、複数の層を互いに接続する際に、対応して曲げられたクランプジョーによって互いに押圧される。一実施形態において多層基板は、中央領域に凹形湾曲部を有する。多層基板は、多層基板の中央を貫通する接続要素によってヒートシンクに接続される。この際には凹形湾曲部が取り除かれ、これにより、多層基板が、ヒートシンクに平坦に接触する。
独国特許出願公開第102008036112号明細書に記載されたアプローチは、底部プレートを備えた基板の製造には適していない。というのは、数ミリメートルの厚さの、金属から成る底部プレートを曲げることになれば、あまりに大きな力が必要になり得るからである。このような力は、電気的に作用する、基板の要素の破壊を生じさせ、例えば、上面に配置された金属層の、基板および/または半導体モジュールからの剥離、または接触接続層の、基板からの剥離を生じさせることになる。したがって独国特許出願公開第102008036112号明細書に記載されたアプローチは、底部プレートのない半導体モジュールだけにしか使用できない。
底部プレートは、電子構成素子に生じる損失熱を排出することが可能な表面を格段に拡大する。したがって底部プレートがなければ、比較的パワーの小さい電子構成素子しか使用することができないか、または電子構成素子をそのフルのパワー領域にわたって動作させることができなくなる。
方法についての本発明の技術的な課題は、底部プレートを備えた半導体モジュールにおいて、ヒートシンクとの平坦な接続を簡単に生じさせることが可能な製造方法を提供することである。
この課題は、請求項1の特徴的構成を有する製造方法によって解決される。この製造方法の有利な実施形態は、従属請求項2から9までの対象である。
本発明によれば、冒頭に述べた形態の製造方法は、
・中間層を介して、接触接続層と、金属製の底部プレートとを接続し、
・接触接続層と、金属製の底部プレートとを高温度において接続し、次に半導体モジュールを冷却し、
・金属製の底部プレートの、基板側を向いた面、および金属製の底部プレートの基板とは反対側を向いた面が、機械的な応力が加わっていない、底部プレートの状態において、平坦な表面として構成されており、
・底部プレートが、半導体モジュールの冷却時に、基板とは反対側を向いた、その面に凹形湾曲部を形成し、
・凹形湾曲部の中央領域に配置される少なくとも1つの接続要素を介して、金属製の底部プレートをヒートシンクに接続し、かつヒートシンクに押圧する、ことによって構成される。
本発明によれば、基板および底部プレートは、まず、それらの関連する面(すなわち基板および底部プレートの互いに向き合っている面およびヒートシンクに接続される、底部プレートの面)が、平坦な平面である要素として作製される。したがって基板および底部プレートは、簡単に作製可能である。この状態で基板と底部プレートが互いに接続される。しかしながら基板および底部プレートの互いに異なる熱膨張係数により、基板と底部プレートを互いに接続した後の冷却時に基板および底部プレートに機械的な応力が生じる。この機械的な応力により、半導体モジュールの曲げが生じる。特にこの機械的な応力は、底部プレートが、半導体モジュールの冷却後に、基板とは反対側を向いたその面に凹形湾曲部を有するようにする。
半導体モジュールの後の完成の枠内では、凹形湾曲部の中央領域に配置されている少なくとも1つの接続要素を介して、金属製の底部プレートをヒートシンクに接続し、かつヒートシンクに押圧する。この形態の接続により、特に、凹形湾曲部を取り除くことができる。
接触接続層と、金属製の底部プレートとの接続、および電子構成素子と、構造化された金属層との接触接続とは、時間をずらして行うことが可能である。しかしながら好適には、電子構成素子と、構造化された金属層との接触接続と同時に、接触接続層と、金属製の底部プレートとの接続を行う。このことは製造技術的に有利であり、さらに、後の動作における半導体モジュールの信頼性を改善する。
底部プレートおよび基板の互いに向き合っている面が、互いに接続する時点では、完全に平坦であるという状況に起因して、中間層(一般にはんだ層または焼成層)の厚さは、極めて小さくすることが可能である。具体的には、中間層は、100μmを下回る厚さを有してよく、特に、最大50μmの、例えば最大20μmの厚さを有していてよい。
半導体モジュールにおける孔を通して、接続要素を「上から」案内し、ヒートシンクに固定することも可能である。しかしながら好適には、ヒートシンクにおける孔を通して、接続要素を案内し、底部プレートに固定する。
底部プレートは、多くの場合に比較的軟らかい材料、例えば銅から成る。したがって、固定の安定化のために、好適には、接続要素と協働し、かつ底部プレートよりも硬い材料から成る保持要素を底部プレートに挿入する。より硬い材料は、例えば、鋼または真鍮であってよい。保持要素は、例えば、スリーブであってよい。
好適には、底部プレートおよび/またはヒートシンクの互いに向き合っている平面の、接続要素の領域において、底部プレートおよび/またはヒートシンクに凹部を設ける。これにより、特に、底部プレートおよびヒートシンクの、互いに直接、接触接続される領域を最大化することができる。
底部プレートとヒートシンクとの間の間隔は、極めて小さく、多くの場合にわずか数マイクロメートルであってよい。したがって多くの場合には底部プレートとヒートシンクとの間に熱伝導ペーストを挿入する必要はない。むしろ、多くの場合には、底部プレートとヒートシンクとの間に、固形物を含有しないオイルまたはガスを封入するので十分である。これらの物質は、特に、これらが経年変化現象の影響を受けないという利点を有する。
凹形湾曲部を最適化するために、底部プレートの厚さおよび基板の厚さを互いに調整する。具体的には、底部プレートの厚さが、基板の厚さの少なくとも5倍、特に少なくとも10倍になるように、底部プレートの厚さおよび基板の厚さを互いに調整することが可能である。
上記の課題は、さらに、請求項10の特徴的構成を有する半導体モジュールによって解決される。半導体モジュールの有利な実施形態は、従属請求項11から17の対象である。
本発明では、冒頭に述べた形態の半導体モジュールは、つぎのように構成される。すなわち、
・中間層を介して、金属製の接触接続層と、金属製の底部プレートとが接続されており、
・金属製の底部プレートの、基板側を向いた面、および金属製の底部プレートの、基板とは反対側を向いた面が、機械的な応力が加わっていない、底部プレートの状態において、平坦な平面として構成されており、
・底部プレートが、半導体モジュールの周囲温度において、基板とは反対側を向いた、その面に凹形湾曲部を有し、
・金属製の底部プレートが、凹形湾曲部の中央領域に配置されている少なくとも1つの接続要素を介して、ヒートシンクに接続されており、かつヒートシンクに押圧されている、ように構成される。
半導体モジュールの有利な実施形態は、実質的に、上で説明した製造方法の有利な実施形態に対応する。
上で説明した、本発明の特性、特徴および利点ならびにこれらを実現する仕方は、図面に関連して詳しく説明される、実施例の以下の説明に関連付ければ、一層明瞭かつ明快に理解される。
製造の中間段階における半導体モジュールの断面図である。 製造の最終段階における、図1の半導体モジュールの断面図である。 製造が完了した後の、図2の半導体モジュールの断面図である。 ヒートシンクを取り付けた後の、図3の半導体モジュールの断面図である。 図4の半導体モジュールの考えられ得る変更を示す図である。
半導体モジュールを製造するために、図1によれば、まず、電気絶縁性材料から成る基板1の上面に、構造化された金属層2が被着される。構造化された金属層2は、多くの場合に銅から成る。択一的には金属層2は、アルミニウムから構成することが可能である。さらに、基板の下面には、金属製の接触接続層3が被着される。金属製の接触接続層3も同様に銅からまたはアルミニウムから構成することが可能である。多くの場合に接触接続層3は、構造化された金属層2と同じ材料から成る。金属製の接触接続層3の被着は、構造化された金属層2の被着と同時にまたは時間をずらして行うことが可能である。
基板1は、例えば、Al2O3(酸化アルミニウム)、AlN(窒化アルミニウム)またはSi3N4(窒化ケイ素)から構成することが可能である。構造化された金属層2および接触接続層3を含めた基板1は、好適には、いわゆるDBC(Direct Bonded Copper)基板として、DAB(Direct Aluminium Bonding)基板として、またはAMB(Active Metal Brazing)基板として構成される。基板1は、一般に、平坦な要素として構成される。したがって基板1の少なくとも下面は、機械的な応力が加わっていない、基板1の状態において平坦な表面である。基板1それ自体(すなわち層2、3のない基板1)は、厚さd1を有する。厚さd1は、一般に、0.38mm〜1.00mmである。層2、3は、多くの場合に、約0.3mmの範囲にある厚さd2を有する。
後の製造ステップでは、図2のように、構造化された金属層2に電子構成素子4が被着され、電子構成素子4は、この構造化された金属層2によって接触接続される。この接触接続は、一般に、多くの場合にはんだ層または焼成層である薄い中間層5を介して行われる。さらに、図2に同様に示されているように、金属製の接触接続層3が、別の薄い中間層6を介して金属製の底部プレート7に接続される。この別の中間層6も、一般に、はんだ層または焼成層である。金属製の底部プレート7は、一般に、金属製の接触接続層3と同じ材料から成る。金属製の底部プレート7も同様に平坦な要素である。特に、基板1側を向いた、金属製の底部プレート7の面、および基板1とは反対側を向いた、金属製の底部プレート7の面は、機械的な応力が加わっていない、底部プレート7の状態において、平坦な表面として構成されている。好適には、図2の描画に対応し、接触接続層3と、金属製の底部プレート7との接続は、電子構成素子4と、構造化された金属層2との接触接続と同時に行われる。
本発明による製造方法に起因して(特に、中間層6を介して、平坦な表面だけを互いに接続すればよいという状況に起因して)中間層6を極めて薄くすることが可能である。特に中間層6は、100μmを下回る厚さd3を有していてよい。厚さd3は、特に、最大50μmの領域に、例えば最大20μmの領域にあってよい。特殊なケースでは、厚さd3を、さらにそれ以下に、例えば約10μmにすることさえも可能である。この点において、薄い中間層6を介する接続は、有利である。というのは、中間層6は、一般に、金属製の接触接続層3や底部プレート7よりも格段に大きな熱抵抗を有するからである。
底部プレート7は、厚さd4を有する。厚さd4は、一般に、数ミリメートルの領域にあり、例えば3mm〜10mmである。厚さd4は、例えば、基板1の厚さd1の少なくとも5倍、特に少なくとも10倍であってよい。
接触接続層3と、金属製の底部プレート7とを接続するために、また電子構成素子4と、構造化された金属層2とを接続するために、押圧ジョー8を介して圧力pを(その他の要素2〜7を含めて)基板1に加えることができる。一般に、これは、特に焼成過程において行われる。しかしながら、特に、はんだ付け過程では、圧力pの印加を省略してよい。さらに、(その他の要素を含めて)基板1は、高温度T1、特に、多くの場合に100℃を上回る、後に目標とされる、基板1の動作温度を上回る温度にされる。この状態において、対応する接続部が作製される。それにもかかわらず、その際に形成される中間層5、6(特に中間層6)は、極めて薄くてよい。というのは、この状態において基板1および底部プレート7は平坦であるからである。次に、より低い温度T2に、例えば室温、すなわち約20℃に半導体モジュールが冷却される。
基板1と、底部プレート7とは、互いに異なる熱膨張係数を有する。特に、基板1の熱膨張係数は、一般に、底部プレート7の熱膨張係数よりも小さい。したがって冷却時に底部プレート7は、基板1よりも大きく収縮する。これにより、(バイメタル効果と同様に)基板1および底部プレート7を有する半導体モジュールに機械的な応力が形成される。この応力により、半導体モジュールの冷却時に底部プレート7が、基板1とは反対側を向いたその面に凹形湾曲部9を形成し、冷却された状態においてこの凹形湾曲部9を有することになる。この状態は、(誇張された形態ではあるが)図3に示されている。
次に金属製の底部プレート7は、図4の描画に対応して、少なくとも1つの接続要素10を介して、ヒートシンク11に接続され、ヒートシンク11に押圧される。接続要素10は、図4の描画に対応して、凹形湾曲部9の中央領域に配置されている。すなわちここでは、接続要素10により、底部プレート7の外側領域ではなく、凹形湾曲部9の中央領域が、ヒートシンク11に向かって下方に曲げられる。好適には、これを目的として、接続要素10が、ヒートシンク11の孔12を通って案内され、底部プレート7に固定される。
接続要素10は、例えば、底部プレート7の、対応するねじ山にねじ込まれるねじとして構成することが可能である。しかしながら、特に、底部プレート7が、銅から成る場合、底部プレート7はかなり軟らかい。したがって好適には、図3および図4の描画に対応し、接続要素10と協働する保持要素13を底部プレート7に嵌め込む。保持要素13は、この場合に、底部プレート7よりも硬い材料から成る。例えば、保持要素13は、アルミニウム、真鍮または鋼から成っていてよい。保持要素13は、特に、雌ねじを有するスリーブとして構成可能である。
特に有利な一実施形態において、図5の描画に対応し、ヒートシンク11側を向いた、底部プレート7の表面の、接続要素10の領域において、底部プレート7に凹部14を設ける。択一的または付加的にはヒートシンク11の、底部プレート7側を向いたその面の、接続要素10の領域に凹部15を設けることが可能である。この構成によって特に実現できるのは、接続要素10により、底部プレート7およびヒートシンク11の互いに向き合った平面の大部分が互いに接触させられることである。
底部プレート7とヒートシンク11との間の間隔は、きわめて小さくてよい。この間隔は、1桁のマイクロメートル領域にあってよい。特に、このような理由から、底部プレート7とヒートシンク11との間に熱伝導ペーストなどを入れる必要はない。その代わりに、底部プレート7とヒートシンク11との間に、固形物を含有しないオイルを封入するか、または底部プレート7とヒートシンク11との間に固有の媒体を封入せず、これにより、そこにほんのわずかなガス分子だけがあるようにするので十分である。
したがってまとめると、本発明は、以下のような状況に関連する。すなわち、電気絶縁性材料から成る基板1の上面に、構造化された金属層2を被着し、この構造化された金属層により、少なくとも1つの電子構成素子4が接触接続される。基板1の下面に金属製の接触接続層3を被着する。機械的な応力が加わっていない、基板1の状態において、基板1の下面を平坦な表面として構成する。中間層6を介して、接触接続層3と、金属製の底部プレート7とを接続する。接触接続層3と、金属製の底部プレート7との接続を、高温度T1において行う。次に半導体モジュールを冷却する。金属製の底部プレート7の、基板1側を向いた面、および金属製の底部プレート7の、基板1とは反対側を向いた面を、機械的な応力が加わっていない、底部プレート7の状態において、平坦な表面として構成する。半導体モジュールの冷却時に、底部プレート7が、基板1とは反対側を向いた、その面に凹形湾曲部9を形成する。
本発明による方法は、多くの利点を有する。底部プレート7を使用することにより、電子構成素子4からヒートシンク11への良好な熱排出が行われる。半導体モジュールの製造プロセス中に、基板1および底部プレート7の、互いに接続される平面が平坦であることにより、中間層6の最小厚さd3が得られる。このことは、半導体モジュールの製造が圧力なしに行われる場合であっても当てはまる。底部プレート7とヒートシンク11との間の間隙も同様に極めて小さい。基板1には、一般に、複数の電子構成素子4が配置されるという状況に起因して、一般に、中央領域には電子構成素子4が設けられない状態のままである。したがって接続要素10と、場合によって保持要素13とにより、この領域においてわずかに減少される熱伝導は、容易に許容される。接続要素10を(ヒートシンク11にではなく)底部プレート7に固定することに起因して、電子構成素子4の配置について少しだけ考慮すればよい固定の仕方が得られる。基板1および底部プレート7の熱膨張係数により、温度上昇に伴って、すなわち動作時に凹形湾曲部9が小さくなる。凹形湾曲部9が小さくなることにより、電子構成素子4からの熱排出が、改善されて最適化される。
好ましい実施例によって本発明を詳細に図解および説明したが、本発明は、開示した実施例によって制限されることはなく、当業者は、本発明の権利保護範囲を逸脱することなく、別の変化形態をここから導出することができる。

Claims (17)

  1. 半導体モジュールのための製造方法であって、
    ・電気絶縁性材料から成る基板(1)の上面に、構造化された金属層(2)を被着し、前記構造化された金属層(2)により、少なくとも1つの電子構成素子(4)を接触接続し、
    ・前記基板(1)の下面に金属製の接触接続層(3)を被着し、
    ・機械的な応力が加わっていない、前記基板(1)の状態において、前記基板(1)の前記下面が平坦な平面として構成されており、
    ・中間層(6)を介して、前記接触接続層(3)と、金属製の底部プレート(7)とを接続し、
    ・前記接触接続層(3)と、前記金属製の底部プレート(7)とを高温度(T1)において接続し、次に前記半導体モジュールを冷却し、
    ・金属製の前記底部プレート(7)の前記基板(1)側を向いた面、および金属製の前記底部プレート(7)の前記基板(1)とは反対側を向いた面が、機械的な応力が加わっていない、前記底部プレート(7)の状態において、平坦な平面として構成されており、
    ・前記底部プレート(7)が、前記半導体モジュールの冷却時に、前記基板(1)とは反対側を向いた、前記底部プレート(7)の面に(9)を形成する、半導体モジュールのための製造方法において、
    前記凹形湾曲部(9)の中央領域に配置される少なくとも1つの接続要素(10)を介して、金属製の前記底部プレート(7)をヒートシンク(11)に接続し、かつ前記ヒートシンク(11)に押圧する、
    ことを特徴とする、半導体モジュールのための製造方法。
  2. 前記電子構成素子(4)と、前記構造化された金属層(2)との前記接触接続と同時に、前記接触接続層(3)と、金属製の前記底部プレート(7)との前記接続を行うことを特徴とする、請求項1記載の製造方法。
  3. はんだ層または焼成層として構成された中間層(6)を介して、前記接触接続層(3)と、金属製の前記底部プレート(7)との前記接続を行うことを特徴とする、請求項1または2記載の製造方法。
  4. 前記中間層(6)が、100μmを下回る厚さ(d3)を有し、特に最大50μmの、例えば最大20μmの厚さ(d3)を有することを特徴とする、請求項1、2または3記載の製造方法。
  5. 前記ヒートシンク(11)における孔(12)を通して、前記接続要素(10)を案内し、前記底部プレート(7)に固定することを特徴とする、請求項1から4までのいずれか1項記載の製造方法。
  6. 前記接続要素(10)と協働し、かつ前記底部プレート(7)よりも硬い材料から成る保持要素(13)を前記底部プレート(7)に挿入することを特徴とする、請求項1から5までのいずれか1項記載の製造方法。
  7. 前記底部プレート(7)および/または前記ヒートシンク(11)の互いに向き合っている平面の、前記接続要素(10)の領域において、前記底部プレート(7)および/または前記ヒートシンク(11)に凹部(14、15)を設けることを特徴とする、請求項1から6までのいずれか1項記載の製造方法。
  8. 前記底部プレート(7)と前記ヒートシンク(11)との間に、固形物を含有しないオイルまたはガスを封入することを特徴とする、請求項1から7までのいずれか1項記載の製造方法。
  9. 前記底部プレート(7)の厚さ(d4)が、前記基板(1)の厚さ(d1)の少なくとも5倍、特に少なくとも10倍になるように、前記底部プレート(7)の前記厚さ(d4)および前記基板(1)の前記厚さ(d1)を互いに調整することを特徴とする、請求項1から8までのいずれか1項記載の製造方法。
  10. 半導体モジュールであって、
    ・前記半導体モジュールが、電気絶縁性材料から成る基板(1)を有し、前記基板(1)の上面には、少なくとも1つの電子構成素子(4)を接触接続する、構造化された金属層(2)が被着されており、前記基板(1)の下面には、金属製の接触接続層(3)が被着されており、
    ・前記基板(1)の前記下面が、機械的な応力が加わっていない、前記基板(1)の状態において、平坦な平面として構成されており、
    ・中間層(6)を介して、金属製の前記接触接続層(3)と、金属製の底部プレート(7)とが接続されており、
    ・金属製の前記底部プレート(7)の、前記基板(1)側を向いた面、および金属製の前記底部プレート(7)の、前記基板(1)とは反対側を向いた面が、前記底部プレート(7)の、機械的な応力が加わっていない状態において、平坦な平面として構成されており、
    ・前記底部プレート(7)が、前記半導体モジュールの周囲温度(T2)において、前記基板(1)とは反対側を向いた、前記底部プレートの(7)面に凹形湾曲部(9)を有する、半導体モジュールにおいて、
    金属製の前記底部プレート(7)が、前記凹形湾曲部(9)の中央領域に配置された少なくとも1つの接続要素(10)を介して、ヒートシンク(11)に接続されており、かつ前記ヒートシンク(11)に押圧されている、
    ことを特徴とする、半導体モジュール。
  11. 前記中間層(6)は、はんだ層または焼成層として構成されていることを特徴とする、請求項10記載の半導体モジュール。
  12. 前記中間層(6)が、100μmを下回る厚さ(d3)を有し、特に最大50μmの、例えば最大20μmの厚さ(d3)を有することを特徴とする、請求項10または11記載の半導体モジュール。
  13. 前記ヒートシンク(11)における孔(12)を通して、前記接続要素(10)が案内されており、かつ前記底部プレート(7)に固定されていることを特徴とする、請求項10から12までのいずれか1項記載の半導体モジュール。
  14. 前記接続要素(10)と協働し、かつ前記底部プレート(7)よりも硬い材料から成る保持要素(13)が、前記底部プレート(7)に挿入されていることを特徴とする、請求項10から13までのいずれか1項記載の半導体モジュール。
  15. 前記底部プレート(7)および/または前記ヒートシンク(11)の互いに向き合っている平面の、前記接続要素(10)の領域において、前記底部プレート(7)および/または前記ヒートシンク(11)が、凹部(14、15)を有することを特徴とする、請求項10から14までのいずれか1項記載の半導体モジュール。
  16. 前記底部プレート(7)と前記ヒートシンク(11)との間に、固形物を含有しないオイルまたはガスが存在することを特徴とする、請求項10から15までのいずれか1項記載の半導体モジュール。
  17. 前記底部プレート(7)の厚さ(d4)が、前記基板(1)の前記厚さ(d1)の少なくとも5倍、特に少なくとも10倍であることを特徴とする、請求項10から16までのいずれか1項記載の半導体モジュール。
JP2019539839A 2017-01-23 2018-01-19 凹形湾曲部を備えた底部プレートを有する半導体モジュール Active JP6884217B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17152692.4A EP3352214A1 (de) 2017-01-23 2017-01-23 Halbleitermodul mit bodenplatte mit hohlwölbung
EP17152692.4 2017-01-23
PCT/EP2018/051258 WO2018134332A1 (de) 2017-01-23 2018-01-19 Halbleitermodul mit bodenplatte mit hohlwölbung

Publications (2)

Publication Number Publication Date
JP2020505773A true JP2020505773A (ja) 2020-02-20
JP6884217B2 JP6884217B2 (ja) 2021-06-09

Family

ID=57882012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019539839A Active JP6884217B2 (ja) 2017-01-23 2018-01-19 凹形湾曲部を備えた底部プレートを有する半導体モジュール

Country Status (5)

Country Link
US (1) US11201098B2 (ja)
EP (2) EP3352214A1 (ja)
JP (1) JP6884217B2 (ja)
CN (1) CN110462820B (ja)
WO (1) WO2018134332A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019209082B3 (de) 2019-06-24 2020-06-04 Siemens Aktiengesellschaft Befestigung von Leistungshalbleiterbauelementen auf gekrümmten Oberflächen
JP2021180298A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 接合装置および接合方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148497A (ja) * 1995-11-17 1997-06-06 Sumitomo Metal Ind Ltd ヒートシンク
JP2001015660A (ja) * 1999-06-30 2001-01-19 Nec Corp 高周波半導体パッケージ
JP2004253531A (ja) * 2003-02-19 2004-09-09 Mitsubishi Electric Corp パワー半導体モジュールおよびその固定方法
JP2004288828A (ja) * 2003-03-20 2004-10-14 Mitsubishi Materials Corp パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2005531133A (ja) * 2002-05-22 2005-10-13 シーメンス アクチエンゲゼルシヤフト 電気部品を冷却するための冷却装置、冷却装置および電気部品から成るモジュール、冷却装置またはモジュールおよび支持体から成る冷却システム
US20080101032A1 (en) * 2006-10-26 2008-05-01 Roman Tschirbs Base Plate For A Power Semiconductor Module
JP2009044152A (ja) * 2007-08-06 2009-02-26 Infineon Technologies Ag 半導体モジュール、パワー半導体モジュール、パワー半導体構造、多層基板、パワー半導体モジュールの製造方法、および多層基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288826A (ja) 2003-03-20 2004-10-14 Murata Mfg Co Ltd パッケージ素子
KR100705868B1 (ko) 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
DE102006045939B4 (de) * 2006-09-28 2021-06-02 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
JP2013016525A (ja) * 2009-09-29 2013-01-24 Fuji Electric Systems Co Ltd パワー半導体モジュールおよびその製造方法
DE102012210158A1 (de) * 2012-06-15 2013-12-19 Infineon Technologies Ag Halbleitermodul und verfahren zur herstellung eines halbleitermoduls
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
JP6323325B2 (ja) * 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
DE102014106570B4 (de) * 2014-05-09 2016-03-31 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Schalteinrichtung und Anordnung hiermit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148497A (ja) * 1995-11-17 1997-06-06 Sumitomo Metal Ind Ltd ヒートシンク
JP2001015660A (ja) * 1999-06-30 2001-01-19 Nec Corp 高周波半導体パッケージ
JP2005531133A (ja) * 2002-05-22 2005-10-13 シーメンス アクチエンゲゼルシヤフト 電気部品を冷却するための冷却装置、冷却装置および電気部品から成るモジュール、冷却装置またはモジュールおよび支持体から成る冷却システム
JP2004253531A (ja) * 2003-02-19 2004-09-09 Mitsubishi Electric Corp パワー半導体モジュールおよびその固定方法
JP2004288828A (ja) * 2003-03-20 2004-10-14 Mitsubishi Materials Corp パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
US20080101032A1 (en) * 2006-10-26 2008-05-01 Roman Tschirbs Base Plate For A Power Semiconductor Module
JP2009044152A (ja) * 2007-08-06 2009-02-26 Infineon Technologies Ag 半導体モジュール、パワー半導体モジュール、パワー半導体構造、多層基板、パワー半導体モジュールの製造方法、および多層基板の製造方法

Also Published As

Publication number Publication date
CN110462820A (zh) 2019-11-15
JP6884217B2 (ja) 2021-06-09
CN110462820B (zh) 2023-07-14
US20210193554A1 (en) 2021-06-24
EP3555913B1 (de) 2022-03-02
US11201098B2 (en) 2021-12-14
WO2018134332A1 (de) 2018-07-26
EP3352214A1 (de) 2018-07-25
EP3555913A1 (de) 2019-10-23

Similar Documents

Publication Publication Date Title
KR101215695B1 (ko) 방열 장치 및 파워 모듈
US10462921B2 (en) Method for producing an electronic module assembly and electronic module assembly
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
CN107408538B (zh) 电路基板及半导体装置
US7557442B2 (en) Power semiconductor arrangement
US7808100B2 (en) Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
US8118211B2 (en) Method for the low-temperature pressure sintering of electronic units to heat sinks
JP2009536458A (ja) 半導体モジュール及びその製造方法
US8987875B2 (en) Balanced stress assembly for semiconductor devices
JP6884217B2 (ja) 凹形湾曲部を備えた底部プレートを有する半導体モジュール
US20170062241A1 (en) Method for Soldering an Insulating Substrate onto a Carrier
US20230170287A1 (en) Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module
JP2002289630A (ja) パワー半導体モジュール
US20220005708A1 (en) Base Plate for a Semiconductor Module Arrangement and Method for Producing a Base Plate
JP2004253531A (ja) パワー半導体モジュールおよびその固定方法
US9496228B2 (en) Integrated circuit and method of manufacturing an integrated circuit
JP2007150342A (ja) 半導体装置およびその製造方法
US10699984B2 (en) Semiconductor module with a supporting structure on the bottom side
JP3522975B2 (ja) 半導体装置
CN110896059B (zh) 功率半导体模块装置、衬底装置及其生产方法
JP7205214B2 (ja) ヒートシンク付絶縁回路基板
JP2011096758A (ja) 絶縁放熱基板
GB2247348A (en) Peltier devices
CN118263139A (en) Package with low warpage carrier
JP2021061341A (ja) 半導体冷却装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210511

R150 Certificate of patent or registration of utility model

Ref document number: 6884217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250