JPS60254364A - タイマ設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はタイマ設定方式、とくにそれぞれが刻、時タイ
マを有する複数個のプロセッサが共通のバスに結合され
た構成をとるマルチプロセッサシステム、における前記
刻時タイマを設定するためのタイマ設定方式に関する。

（従来技術） マルチプロセッサシステムにおける刻時方式は種稲ある
が、その一つとして第１図に示すように、例えばプロセ
ッサ÷０のみが刻時タイマを有し、他のプロセッサ＋１
′〜＋Ｎ′は刻時タイマを持たない方式がある。この方
式では、プロセッサ中θ′以外のプロセッサ＋１′〜÷
Ｎ′のいずれかがタイマ設定命令に遭遇すると、プロセ
ッサ＋θ′へ割込み、プロセッサ◆０′が実際のタイマ
設定動作を行なう。

またプロセッサ＋１′〜＋Ｎ′Ｏいずれかがタイマ読取
命令に遭遇すると、同様にプロセラサナＯ′に割込をか
け、プロセッサ÷θ′がタイマの内容を読取って、要求
したプロセッサへ読取ったタイマ値を転送する。

刻時タイマでは、時刻の設定は一度行なえばよ。

いので、タイマ設定命令時のプロセラサナＯへの割込は
あまシ問題にならないが、タイマ読取命令は、プロセラ
サナ１′〜＋ダに対してもソフトウェアから任意の時点
で発行され、そのたびごとに、プロセラサナＯ′への割
込みと読取ったタイマ値のプロセッサ間転送とによって
処理されることになるので、これによるパフォーマンス
ダウンが大きい。またこのような構成ではプロセッサ＋
０７にしか刻時タイマがないので、プロセッサ＋０′が
ダウンするとシステムダウンに陥いるという欠点を有し
ている。

以上の欠点を回避する丸め、第２図に示すように、複数
のプロセッサがそれぞれ刻時タイマを持ち、とくにタイ
マ設定命令やタイｉ読取命令に遭遇するおそれのないプ
ロセッサ（Ｘ’）（複数個でもよい）のみが刻時タイマ
を持たないようにした方式がある。

この方式においては、各プロセッサのタイマの設定はプ
ロセッサ間コマンドのやり、とシを用いて以下のように
行なわれる。　− すなわち、プロセッサ＋１でタイマ設定命令を実行する
必要があると、このプロセッサ＋ｉ′は共通バス経由し
て、プロセッサ間コマンドＡ′により他の全プロセッサ
に対し、タイマ設定値とタイマ設定要求の情報を含むコ
マンドを送出する。なお、タイマ設定値はプロセラサナ
ｉ“によシ主記憶の固定エリアに格納され、前記コマン
ドＡ′にはこれを指スホインタが含まれている。

さて、前記コマンドＡ′を受信した各プロセッサは、前
記主記憶の固定エリアから設定すべきタイマ値を読取シ
、自プロセッサ内のタイマを停止し、このタイＶに前述
の読取ったタイマ値をロードする。これがすむと、プロ
セッサ間コマンドｂ′管用イ、フロセッサ≠１対してタ
イマ値の口〜ドが終了し友ことを通知する〇 前記プロセッサ÷１は全プロセッサからのコマンドＢ′
を受け取ると、タイマ起動を指示するプロセッサ間コマ
ンドＣを発信しこれを受信すること°によって他のプロ
セッサはタイマを起動する。

しかしながら、プロセッサ間コマンドは、共通バスを経
由して送られるので、その時点の共通バスの使用情況に
よっては、コマンドの送信時点と、実際にそのコマンド
かバス上に送出され受信される時点との間に時間遅れが
おこる可能性がある。

゛このため上記コマンドＣを発信する発信プロセッサ÷
１と、その他の受信プロセッサとの間ではタイマ起動の
タイミングを完全に一致させることが困難となる。

この結果、各プロセッサがもつタイマ値が同じｅ〃 にならず、例えばプロセッサ÷１でタイマ読取命令を実
行する場合と他のプロセラサナｊ“（ｉ〜Ｊ　５でタイ
マ読取命令を実行する場合とで同じ時刻でも読取ｐ値が
ズしてしまりという欠点が生ずる。

（発明の目的） 本発明の目的は上述の従来の欠点を除去して、それぞれ
が自己の刻時タイマを有する複数個のプロセッサを含む
マルチプロセッサシステムにおいて、それぞれの刻時タ
イマの値を正確に一致せしめられるようなタイマ設定方
式を提供することにある。

（発明の構成） 本発明のタイマ設定方式は、それぞれが刻時タイマを有
する複数個のプロセッサが共通バスに結合され九構成を
とるマルチプロセッサシステムにおいて、タイマ設定命
令を実行する第１のプロセッサはタイマロード要求とタ
イマ値とに関する情報を含む第１のプロセッサ間通信コ
マンドを他の第２乃至第Ｎのプロセッサに対して発信し
、前記第１のコマンドを受信した前記第２乃至第Ｎのプ
ロセッサがタイマへのロードを終了したことを示す第２
のプロセッサ間通信コマンドによって前記第１のプロセ
ッサに応答した後、前記第１のプロセッサは全プロセッ
サに共通に接続された専用の信号線を有するタイマ起動
手段を介して一斉に全プロセッサのタイマ起動を行なう
。

（実施例〉 次に図面を参照して本発明の詳細な説明する。

第３図は本発明の一実施例を示すブロック図である。本
実施例は各各をその内部に自己の刻時タイマを有するＮ
＋１個のプロセッサ１−０〜１−Ｎと、このような刻時
タイマを持たないプロセッサ（Ｘ）２と主記憶３とを含
んでいる。

プロセッサ（Ｘ）２はタイマ設定命令やタイマ読取命令
を実行する可能性が全くないことが予め明らかなプロセ
ッサで、１、したがって内部に刻時タイマをｔんでいな
い。第３図においてはこれを一個だけ示すが勿論このよ
うなプロセッサが複数個あっても以後の説明には無関係
である。

上記各プロセッサ１−０〜１−Ｎ、プロセッサ（Ｘ）２
および主記憶３は、システム共！バス１０００によって
相互に接続され、このパス１０００を介してプロセッサ
間コマンドやデータその他の情報の授受を行なっている
。

さらに本実施例においては、専用のタイマ起動用信号線
１００が、内部に刻時タイマを有する前記各プロセッサ
１−０〜１−Ｎの間に接続されている。

第４図は内部に刻時タイマを有するこれら各プロセッサ
１−０〜１−ＮＯ詳細を示すブロック図である。

このプロセッサ１は、プロセッサ部１０．刻時タイマ１
１、刻時タイマ制御用フリップフロップ１２（以後Ｆ／
Ｆ　１２　）およびアンドゲート１３を含んでいる。

刻時タイマ１１はアンドゲート１３を介して供給される
システム共通りロック１３００をカウントすることによ
って刻時を行なう。従ってシステム内の各タイマ１１が
いりたん相互間で差がないように設定されると、以後そ
の関係を維持することができる。

システム共通りロック１３００のタイマ１１への供給は
、Ｆ／Ｆ１２によって制御され、Ｆ／Ｆ１２がリセット
されると、クロック１３００の供給が断たれてタイマ１
１は停止し、Ｆ／Ｆ１２がリセットされると、タイマ１
１は起動して刻時を開始する。

こ１Ｚ）Ｆ／Ｆ１２のリセットは、プロセッサ部１０に
よシライン１ｏ１２を介して行なわれ、またＦ／Ｆ１２
０セットは専用のタイマ起動用信号線１００を介して供
給されるタイマ起動用信号にょシ行なわれる。

各プロセッサ１−０〜１−Ｎのプロセッサ部１０はライ
ン１１００を介して、前記タイマ起動用信号線１００に
このタイマ起動用信号を送出することかできる。

このプロセッサ部１ｏけさらにシステム共通バス１００
０を介して、前述のように、他のプロセッサとの間でプ
ロセッサ間コマンドの授受や、主記憶３との間で情報の
読出し書込みを行なう。

またプロセッサ部１ｏは、ライン１１１０を介して刻時
タイマ１１の現在の値を読取シ、またこれに任意の値を
設定することができる。

さて、本実施例による、システム内に含まれる各刻時タ
イマ１１の設定は、プロセラ？１−０〜ｉ−Ｎの中の任
意のプロセッサが、タイマ設定命令を実行することによ
シ以下のよう罠行なわれる。

例えば、プロセラサナＩ（プロセッサ１−１）が、タイ
マ設定命令を実行することになると、プロセラサナｉの
プロセッサ部１ｏは、ライン１０１２を介してＦ／Ｆ″
１２をリセットすることにょシ自己に属する刻時タイマ
１１を停止し、タイマ設定語　令によル指定されたタイ
マ設足値をジイン１１１０を介して自己の刻時タイマ１
１に設定する。さらにこのタイマ設定値を、システム共
通バス１０００を介して、主記憶３Ｑ特定のアドレスに
格納する。

これがすむとプロセラサナｉのプロセッサ部工１は、後
述するプロセッサ間コマン）’Ａを生成し、これをシス
テム共通バス１０００に送出する。

プロセッサ間コマンドは、第５図に示すように、コマン
）’　ニア　−）”フィール）”、発信元フィールド、
宛先フィールド、パラメータフィールドを含み、上記コ
マンドＡの場合には、コマンドコードフィールドには、
これがタイマ設定を要求するコマンドであることを示す
ｔＷ報が、また発信元フィールドには発信元がプロセラ
サナｉであることを示す情報が、宛先フィールドにはこ
れがシステム中の全プロセッサ苑のコマンド（ブロード
カストタイプのコマンドンであることを示す情報が、ま
たパラメータフィールドには、タイマ設定値に関する情
報がそれぞれ与えられている。

タイマ設定値は、前述のようにプロセラサナｉによって
主記憶３の特定のアドレスに予め格納されておシ、前記
パラメータフィールドにはこのアドレスを指示するポイ
ンタ情報が与えられている。

さて、上記コマンド人を受信したプロセッサナｉ以外の
各プロセラ？１−θ〜１−Ｎのプロセッサ部１０は、主
記憶３の指定されたアドレスから仁のタイマ設定値を読
取り、ライン１０１２を介してＦ／Ｆ　１２をリセット
することにより自己に属する刻時タイマ１１を停止した
後、ライン１１１０を介してこのタイマ設定値を自己の
タイマ１１に設定する。これがすむとこれら各プロセッ
サ１−０〜１−ＮＦｉプ關セツサナｉ宛にプロセッサ間
コマンドＢを送出し、これにょシ、各自のタイマ１１に
対する指定されたタイマ設定値の設定かすんだことを報
告する。

さて、プロセッサ＋ｉのプロセッサ部１０は、他のすべ
てのプロセヅサ１−０〜１−ＮカラＯ：ｆｆマントＢの
受信を終了すると、ライン１１０ｏを介しタイマ起動用
信号Ｉｓ１．００に対してタイマ起動用信号を送出する
。

このタイマ起動用信号は、タイマ起動用信号線１００を
介して、これに接続されているプロセッサ４ｉを含むす
べてのプロセッサ１−０〜ｌ　−ＮのＦ／Ｆ　１２を一
斉にセットする。この結果、すべての刻時タイマ１１は
同一の設定値から、同時に一斉に同一のシステム共通り
ロックのカランタを開始する。かくしてシステム中のす
べての刻時タイマ１１け、お互いの間で相対誤差のない
時刻値に設定され、以後この相対誤差のない時刻値をそ
のまま維持することができる。

なお、プロセッサ（Ｘ）２　ｔｉ上述のコマンド人を受
信しても、これを無視するようＫしておけばよい。

以上は本発明の一実施例を示したもので、本発明は以上
の実施例に限定されるものではない。

例えば、刻時タイマを持っていないプロセッサ（Ｘ）は
システム中に全く含まれていなくてもよいし、また複数
個含まれていてもよい。

またプロセッサ間コマンドのフォーマットも本実施例で
示したものに限定される必要はなく、例えば、タイマ設
定値そのものをプロセッサ間コマンド中のパラメータと
して直接与えるようにすることもできる。

（発明の効果） 以上のように本発明によると、それぞれが刻時タイマを
有する複数個のプロセッサがシステム共通パスに結合さ
れた構成をとるマルチプロセラ１゜システムにおいて、
各刻時タイマの時刻値を相互に相対誤差なく、設定し、
これをそのまま維持するタイマ設定方式を提供すること
ができる。

これにより、システム中の各プロセッサの相互に相対誤
差のない時刻値の読取りを可能にし、また時刻値の読取
りに際してパーフォマンス低下を起さない刻時方式を提
供できる。

【図面の簡単な説明】

第１図は従来例を説明するためのブロック図、第２図は
他の従来例を説明するためのブロック図、第３図は本発
明の一実施例を示すブロック図、第４図祉前記実施例の
一部の詳細を説明するためのブロック図および第５図は
前記実施例のプロセラを間コマンドのフォーマットを説
明するための図である。 図において、 １−０・・・・・・プロセラサナ０，１−１・・・・・
・プロセッサ＋１．１−１・・・・・・プロセッサ÷ｉ
、１−Ｎ・・・・・・プロセッサφＮ、　２・・・・・
・プロセッサ（Ｘ）、　３・・・・・・主記憶、１０・
・・・・・プロセッサ部、１１・・・・・・刻時タイマ
、１２・・・・・・刻時タイマ制御用ソリツブフロップ
（Ｆ／Ｆ）、１３・・・・・・アンドゲート、１００・
・・代理人　弁理士　内　原　晋　１文′

Claims (1)

1. 【特許請求の範囲】 それぞれが刻時タイマを有する複数個のプロセッサが共
   通パスに結合された構成をとるマルチプロセッサシステ
   ムにおいて、 タイマ設定命令を実行する第１０プロセツサはタイマロ
   ード請求とタイマ値とに関する１＃報を含む第１のブロ
   モ・レザ間通信コマンドを他の第２乃至第Ｎのプロセッ
   サに対して発信し、　′前記第１のコマンドを受信した
   前記第２乃至第Ｎのプロセッサがタイマへのロードを終
   了したことを示す第２のプロセッサ間通信コマンドにふ
   って前記第１のプロセッサに応答した後、前記第１のプ
   ロセッサは全プロセッサに共通に接続された専用の信号
   線を有するタイマ起動手段を介して一斉に全プロセッサ
   のタイマ起動を行りうようにしたこと を特徴とするタイマ設定方式。