JPS60254203A - プログラマブルコントロ−ラの制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の属する技術分野１ 本発明は、制御対象が要求するシーケンス制御の内容を
、命令語に展開してメモリに書き込み、制御の実行は、
その内容を順次読み出して解読し動作する形式のプログ
ラマブルコントローラ（ストアト式プログラマブルコン
トローラ以下ＰＬＯという。）に関する。

［従来技術とその問題点］ ＰＬＯは例えば第１図に示すような構成をしている。第
１図において鎖線で囲まれた部分ｌはＰＬＯ（全体）を
示す。２はＰＬＣＩの入力部であって、外部の押しぼた
んスイッチＦＢＩおよびリミットスイッチＬＳＩなどの
信号源を接続し、これらのオン又はオフの信号を制御演
算部３で読みとれるようにＰＬＣＩの内部での処理に適
したｌ又は０に対応する電気信号に変換する。Ｔ１およ
びＴ２はスイッチＰＢＩおよびＬＳＩなどを接続した端
子である。制御演算部３は、入力部２からの信号の読み
とり、出山部６への信号の出力、外部信号および内部デ
ータなどの相互の演算、データの転送、ならびにＰＬＣ
１全体の動作の制御を行う。

４はシステムプログラム用のメモリであって、このメモ
リ４内のプログラムはＰＬＣＩの基本的な機能をあたえ
る。５はＰＬＣ１の制御対象が要求するシーケンス制御
プログラムを書き込むためのメモリであって、制御対象
の動作は命令語に展開されてここに書き込まれる。

６は出力部であって、制御演算部３の制御により外部に
オン又はオフの信号としてデータを出力する。例えば出
力部６の端子Ｔ３（Ｔ４）などに電磁接触器ＮＯＴなど
を接続して、これを端子Ｔ３（Ｔ４）からの１又は０の
出力に応じて動作又は復帰させ、かくして外部の操作を
行なう。

第２図は第１図のメモリ５を取り出して示したものであ
る。このメモリ５には、例えば第３図に示す展開接続図
に表現されたシーケンスを次のようにしてプログラムす
る。

０番地　ＳＴＲＴｌ　：　ＳＴＲは信号を入力する命令
語であり、ＴＩは入力すべき場所 を指定する。端子Ｔ１の信号 （ＦＢＩからの信号）を入力する 動作をＰＬＣＩにあたえる。

２番地　ＡＮＤ　Ｔ２　：　ＡＮＤは、入力とアンド演
算とを指示する命令語であり、Ｔ２ は入力すべき場所を示す。端 子Ｔ２の信号（ＬＳＩからの信号） を入力して、これと１つ前に 書かれた命令での結果（ＦＢＩが オンかオフかを示す信号）と をアンド演算して、その結果 をアキュムレータに残す動作 をＰＬＣＩにあたえる。

以下同じような要領でプログラムする。

第４図は以上のプログラムが実行されたときにＰＬＣ１
の内部での信号の流れと、演算とをフロー図で示したも
のである。Ａはアキュムレータを示し、・はアンド演算
を示す。矢印は信号の流れを示す。即ち命令の実行がス
タートすると、端子１からＰＢＩの信号がアキュムレー
タＡに入力される。次にアキュムレータＡの内容（ＰＨ
１の信号）と、端子Ｔ２（ＬＳＩの信号）とのアンド演
算が行なわれてアキュムレータＡに結果が残る。このよ
うにしてメモリ５内の最後のアドレスに書かれた命令を
実行後に先頭に戻る。以下このサイクルを繰返す。

この１サイクルに要する時間ＴＣはサイクルタイムと呼
ばれ、ＰＬＣＩの応答時間を示す。例えばＰＢＩの信号
が入力されてから次のＰＢＩの信号が入力されるまでは
ＴＣの時間を要するがこの時間ＴＣが経過する以前には
、ＰＢＩがオン又はオフしてもＰＬＣＩには変化が認識
されない。即ちＰＬＣＩの応答速度を上げるために、個
々の命令の処理時間を上げて、全体として時間ＴＣを短
縮する必要がある。

制御演算部３には、マイクロコンピュータ（以下ＭＣと
略称する）が通常用いられている。ＭＣの中には第５図
に示すように、システムプログラムメモリ４内の情報を
読み出すためのアドレスをあたえるプログラムカウンタ
ＰＣと、シーケンスプログラムメモリ５内の情報を読み
出すためのアドレスをあたえるカウンタＳＡＣとがある
。

ＭＣが起動すると、まずカウンタＰＣが０にセットされ
、以後カウンタＰＣは一定の周期で０．１，２．・・・
とシステムプログラムメモリ４のアドレスを指定し、カ
ウンタＰＣの示すアドレスに従ってシステムプログラム
の内容が読み出されてその内容に従ってＭｅが動作する
。

ＰＬＣＩにおける従来のシーケンス制御命令の１つ１つ
は次のように実行される。すなわち、第６図はこれらの
動作をフロー図に示したものである。

第６図に示すように、カウンタＰＣの歩進に従って８１
において制御演算部の初期設定を行い、Ｓ２において入
力部からの信号を入力し、シーケンスの実行に先立って
Ｓ３において、カウンタＰＣが示すアドレスに書かれた
命令によってカウンタＳＡＧの内容をＯにセットする。

ついでＳ４において、カウンタＳＡＣが指定するアドレ
スによりシーケンスプログラムのうちの１つの命令を読
み出し、Ｓ５において、Ｓ４において読み出した命令語
に対応する、ＭＣで処理されるサブルーチンの検索を行
う。ついでＳ６においてサブルーチンの実行を行ない、
Ｓ７において次のシーケンスプログラムの命令を読み出
す準備として、カウンタＳＡＣの内容に１を加算する。

ついでＳ８においてシーケンスプログラムの全ての処理
が終ったか否かを判断して、終っていなければＳ４に戻
り、終っていればＳ９にすすみ、そこで出力部から外部
に出力し、ついでＳ２に戻る。このような処理における
サイクルタイム丁ＣはＳ２からＳ８に至る処理時間の合
計である。

しかしながら以上説明した通りの従来のＰＬＯにおいて
は、シーケンスプログラムを読み出し、肛のサブルーチ
ンを実行させるに至る過程において、Ｓ４　、Ｓ５　、
Ｓ？およびＳ８などの処理を要し、いわば機能の実行と
しての８６のための前処理であるこれ等の処理に８６の
処理に匹敵する時間がかかつてしまう。したがって、こ
れがサイクルタイムＴＯが遅延する多くの原因となって
いた。

【発明の目的１ 本発明の目的は、以上のような問題を解消し、サイクル
タイムＴＣが短いプログラマブルコントローラの制御方
法を提供することにある。

［発明の要点１ 本発明は、制御対象が要求するシーケンス制御の命令群
の実行に先立って、これ等の命令に対応するコール命令
群をシステムプログラム領域に作製して、シーケンス制
御命令の実行はこれ等のコール命令群の実行によって呼
び出されるサブルーチンの実行によって行い、これによ
ってサイクルタイムＴＣを短くする。

［発明の実施例１ 第７図はプログラマブルコントローラにおける制御演算
部のＨＣの本発明にかかる動作をフローで示す図である
。ＭＣの動作は前述の通り、プログラムカウンタＰＣの
歩進にともなってカウンタＰＣが示すシステムプログラ
ムの領域にある命令を順次読み出して処理することによ
り行われる。

第７図に示すように、Ｓｌｌは従来のＳｔと同一の動作
をする。ついでＳ１２は本発明における特徴であって、
シーケンス制御の実行に先立って行われる。すなわち、
シーケンス制御プログラムのθ番地から順次命令を読み
出し、その命令に対応するコール命令をシステムプログ
ラム領域の所定の場所に順次書き込む、このＳ１２はス
タート後シーケンス制御実行の前に１回行われるのみで
あるからサイクルタイムＴＣには関係しない。

ついでＳ１３にすすむ、このＳ１３は従来の８２と同一
の動作をする。ついでＳ１４に進む、Ｓ１４において、
Ｓ１２において書かれたコール命令群の先頭にジャンプ
する。これは第６図のＳ３に相当する。このＳ１４の処
理時間はＳ３のそれとほぼ等しい。ついでＳ１５にすす
み、ここで、Ｓ１２において書かれたコール命令を実行
する。Ｓ１５を第６図のＳ４に比較すると、９１５はカ
ウンタＰＣが示すアドレスの命令の実行でありＳ４のよ
うにカウンタＳＡＧにより間接的なメモリの読み出しを
行わないので、処理時間が５４より短い。ついで９１Ｂ
にすすみ、さらにＳｔ？にすすむ。Ｓ１６およびＳ１７
は、第６図の８６およびＳ８と同一である。本発明にお
いては第６図の８７およびＳ８に相当する部分は実行の
必要がなくＳ１７の終了後９１３に戻る。９１３〜３１
７に要する時間がＴＣである。

以上の通り、第６図に示す従来の方法に比較して、本発
明にかかる方法では、第６図の８４が９１５の実行に置
きかえられ、しかも第６図の９５．Ｓ？およびＳ８の実
行の必要はない。さらに９１５の所要時間はＳ４よりも
短い。

一般に第６図の９４　、Ｓ５．Ｓ？およびＳ８の実行時
間の合計は、５ｅ（ｓｔｅ）の実行時間に匹敵するか、
それを上回りマイクロコンピュータを用いたＰＬＯのサ
イクルタイムＴＣが遅延する大きな原因になっていたが
本発明によれば、上述の通り、第６図のＳ５゜Ｓ７およ
びＳ８が不要になり、８４に対応するＳ１５もＳ４に比
べて短縮するので従来の方法に比較してサイクルタイム
ＴＣが１／２以下程度に短縮する。

第８図は第３図のシーケンスを本発明によってプログラ
ムしたメモリの内容を示す。第８図（ｂ）はシーケンス
制御の内容をプログラムするメモリエリアであって、従
来のメモリの内容と同様の内容が書き込まれている。命
令語の内容は前述の通りである。第８図（ａ）はシステ
ムプログラムが書き込まれるメモリエリアであってこの
区間の一部、すなわちα番地以後がシーケンスプログラ
ムの命令に対応するコール命令の書き込みが行われるメ
モリ番地として割り当てられる。

ＰＬＯが動作を開始すると先ずシーケンス制御プログラ
ムの実行に先立って、第８図（ａ）に示すα番地に第８
図（ｂ）の０番地の命令に対応するコール命令が書き込
まれる。コール命令のとび先は、第８図（ｂ）α番地に
書かれた命令の内容、即ち端子ＴＩの信号をアキュムレ
ータＡに入力する機能を実行するためのサブルーチンと
なっている。以下α＋１゜α＋２．・・・番地に書かれ
るコール命令と、コール命令のとび先の内容とは、第８
図（ｂ）１，２．・・・番地の命令が要求する処理内容
に一致している。

コール命令の書き込みが終ると、第７図３１３を経てＳ
１４にすすみ、そこで実行がまずα番地に移る。α番地
のコール命令により、命令の実行はそのサブルーチンに
移り、サブルーチンの内容、即ち端子ＴＩからアキュム
レータＡへの信号の読み取りが行われる。サブルーチン
の実行から復帰すると、カウンタＰＣが示すアドレスは
前に実行したコール命令の次のアドレス、即ちα＋１番
地を示しているので、α＋１番地のコール命令が実行さ
れる。α＋１番地のコール命令は、第８図（ｂ）の１番
地の命令に対応するサブルーチンに命令の実行を移すの
で、第８図（ｂ）を番地の命令と同じ内容の動作が行わ
れる。以下同様にしてＰＬＣの動作が進行する。

［発明の効果］ 以−ヒ説明したように、本発明によれば、サイクルタイ
ムが短いプログラマブルコントローラの制御方法を提供
することができる。

１

【図面の簡単な説明】

第１図はプログラマブルコントローラの構成図、 第２図はメモリの内容を示す図、 第３図はシーケンスの展開接続図、 第４図は第３図のシーケンスを実行したときのフローを
示す図、 第５図はマイクロコンピュータの内部を示す図、 第６図は従来のシーケンス制御命令のフローを示す図、 第７図は本発明にかかるシーケンス制御命令のフローを
示す図、 第８図（ａ）および（ｂ）は本発明にかかるメモリの内
容を示す図である。 ｌ・・・ＰＬＣｌ ２・・・入力部、 ３・・・制御演算部、 ３ ２ ４．５・・・メモリ、 ４６・・・出力部、 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 制御対象が要求するシーケンス制御の内容を命令語に展
   開してメモリーに書き込み、前記内容を順次読み出して
   、解読し実行するプログラマブルコントローラにおいて
   、 シーケンスプログラムの命令語の順序に従って、その命
   令語に対応するコール命令をプログラムカウンタによっ
   て直接アドレスを指定するメモリーの領域に配列し、前
   記コール命令をプログラムカウンタの歩進にともなって
   順次実行することを特徴とするプログラマブルコントロ
   ーラの制御方法。 （以下余白）