JPH1011286A - マイクロプロセッサ及びプログラマブルコントローラ - Google Patents
マイクロプロセッサ及びプログラマブルコントローラInfo
- Publication number
- JPH1011286A JPH1011286A JP8159563A JP15956396A JPH1011286A JP H1011286 A JPH1011286 A JP H1011286A JP 8159563 A JP8159563 A JP 8159563A JP 15956396 A JP15956396 A JP 15956396A JP H1011286 A JPH1011286 A JP H1011286A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- register
- data read
- contact
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 プログラマブルコントローラを専用のハード
ウェアとして構成した場合には高価になり、汎用マイク
ロプロセッサで構成した場合には安価である。しかし、
汎用マイクロプロセッサで構成したプログラマブルコン
トローラにおいては、ｂ接点に関する各命令の高速処理
が望まれている。 【解決手段】 ＲＡＭ２０４から読み出したデータを反
転してＡＬＵ１に入力する反転回路Ｉを備え、ＲＡＭ２
０４から読み出したデータの反転値をレジスタファイル
２に格納する処理，ＲＡＭ２０４から読み出したデータ
の反転値とレジスタファイル２から読み出したデータの
アンド演算を行なう処理，ＲＡＭ２０４から読み出した
データの反転値とレジスタファイル２から読み出したデ
ータのオア演算を行なう処理を、反転回路Ｉを使用する
ことによりそれぞれ一命令で実行するマイクロプロセッ
サ及びプログラマブルコントローラ。
ウェアとして構成した場合には高価になり、汎用マイク
ロプロセッサで構成した場合には安価である。しかし、
汎用マイクロプロセッサで構成したプログラマブルコン
トローラにおいては、ｂ接点に関する各命令の高速処理
が望まれている。 【解決手段】 ＲＡＭ２０４から読み出したデータを反
転してＡＬＵ１に入力する反転回路Ｉを備え、ＲＡＭ２
０４から読み出したデータの反転値をレジスタファイル
２に格納する処理，ＲＡＭ２０４から読み出したデータ
の反転値とレジスタファイル２から読み出したデータの
アンド演算を行なう処理，ＲＡＭ２０４から読み出した
データの反転値とレジスタファイル２から読み出したデ
ータのオア演算を行なう処理を、反転回路Ｉを使用する
ことによりそれぞれ一命令で実行するマイクロプロセッ
サ及びプログラマブルコントローラ。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロプロセッサ
に関し、特に汎用マイクロプロセッサにおいて、メモリ
から読み出したデータの反転値を処理対象とする命令を
高速に実行し得るマイクロプロセッサに関する。また、
そのような命令によりシーケンスプログラムのｂ接点に
関する命令を一命令で実行可能なマイクロプロセッサ及
びプログラマブルコントローラにも関する。
に関し、特に汎用マイクロプロセッサにおいて、メモリ
から読み出したデータの反転値を処理対象とする命令を
高速に実行し得るマイクロプロセッサに関する。また、
そのような命令によりシーケンスプログラムのｂ接点に
関する命令を一命令で実行可能なマイクロプロセッサ及
びプログラマブルコントローラにも関する。
【０００２】
【従来の技術】マイクロプロセッサを利用したプログラ
マブルコントローラによるシーケンス制御に際しては、
スイッチ，コイル等の記号，機能を表した図形，これら
に関連するデータ，ラベル等を、シーケンスに沿った順
序で左右の母線内に配置するラダー図を応用したラダー
図言語で設計する方法が広く採用されており、設計支援
用のアプリケーションプログラムも市販されている。
マブルコントローラによるシーケンス制御に際しては、
スイッチ，コイル等の記号，機能を表した図形，これら
に関連するデータ，ラベル等を、シーケンスに沿った順
序で左右の母線内に配置するラダー図を応用したラダー
図言語で設計する方法が広く採用されており、設計支援
用のアプリケーションプログラムも市販されている。
【０００３】図１はそのようなラダープログラムで使用
される代表的な命令語を示す模式図であり、命令の名
称，そのラダープログラム上でのシンボル，ニモニッ
ク，機能がそれぞれ示されている。
される代表的な命令語を示す模式図であり、命令の名
称，そのラダープログラム上でのシンボル，ニモニッ
ク，機能がそれぞれ示されている。
【０００４】これらの命令語の内のたとえば、ニモニッ
ク”LD”で示される命令はロード命令であり、母線にａ
接点、即ち常開接点（図１ではNormal Open:N.O.接点)
を接続する命令である。ニモニック”LDB ”で示される
命令はロードバー命令であり、母線にｂ接点、即ち常閉
接点（図１ではNormal Close:N.C. 接点) を接続する命
令である。
ク”LD”で示される命令はロード命令であり、母線にａ
接点、即ち常開接点（図１ではNormal Open:N.O.接点)
を接続する命令である。ニモニック”LDB ”で示される
命令はロードバー命令であり、母線にｂ接点、即ち常閉
接点（図１ではNormal Close:N.C. 接点) を接続する命
令である。
【０００５】ニモニック”AND ”で示される命令はアン
ド命令であり、ａ接点を直列に接続する命令である。ニ
モニック”ANB ”で示される命令はアンドバー命令であ
り、ｂ接点を直列に接続する命令である。
ド命令であり、ａ接点を直列に接続する命令である。ニ
モニック”ANB ”で示される命令はアンドバー命令であ
り、ｂ接点を直列に接続する命令である。
【０００６】ニモニック”OR”で示される命令はオア命
令であり、ａ接点を並列に接続する命令である。ニモニ
ック”ORB ”で示される命令はオアバー命令であり、ｂ
接点を並列に接続する命令である。
令であり、ａ接点を並列に接続する命令である。ニモニ
ック”ORB ”で示される命令はオアバー命令であり、ｂ
接点を並列に接続する命令である。
【０００７】前述の設計支援用アプリケーションプログ
ラムがインストールされたパーソナルコンピュータを利
用することにより、上述のような各種の命令のニモニッ
クを組み合わせてラダープログラムの設計が可能であ
り、各命令に対応する図１に示されているような各シン
ボルをラダープログラムのシーケンスに沿った順序で左
右の母線内に配置してラダー図が作成される。
ラムがインストールされたパーソナルコンピュータを利
用することにより、上述のような各種の命令のニモニッ
クを組み合わせてラダープログラムの設計が可能であ
り、各命令に対応する図１に示されているような各シン
ボルをラダープログラムのシーケンスに沿った順序で左
右の母線内に配置してラダー図が作成される。
【０００８】上述のようにして設計されたラダープログ
ラムの実行にはプログラマブルコントローラ(Programma
ble Logic Controller:PLC) が使用されるが、それには
専用のマイクロプロセッサによる場合と汎用のマイクロ
プロセッサによる場合とがある。前者はラダープログラ
ムの各種命令を処理する専用のハードウェアとして設計
されているが、後者はラダープログラムの各種命令を汎
用マイクロプロセッサが有する命令を組み合わせて処理
する。このため、前者の専用のハードウェアを使用する
場合には高速にラダープログラムの処理が可能である。
しかし後者では、使用する汎用マイクロプロセッサの命
令処理速度，ラダープログラムの各命令をどのような命
令の組み合わせで処理するかにより異なるが、いずれに
しろ前者に比して処理速度が低速になることは否めな
い。
ラムの実行にはプログラマブルコントローラ(Programma
ble Logic Controller:PLC) が使用されるが、それには
専用のマイクロプロセッサによる場合と汎用のマイクロ
プロセッサによる場合とがある。前者はラダープログラ
ムの各種命令を処理する専用のハードウェアとして設計
されているが、後者はラダープログラムの各種命令を汎
用マイクロプロセッサが有する命令を組み合わせて処理
する。このため、前者の専用のハードウェアを使用する
場合には高速にラダープログラムの処理が可能である。
しかし後者では、使用する汎用マイクロプロセッサの命
令処理速度，ラダープログラムの各命令をどのような命
令の組み合わせで処理するかにより異なるが、いずれに
しろ前者に比して処理速度が低速になることは否めな
い。
【０００９】図１に示されている種々の命令語の内のた
とえばロード, アンド, オアの各命令は汎用マイクロプ
ロセッサにおいてはそれぞれ以下のような命令により実
行される。
とえばロード, アンド, オアの各命令は汎用マイクロプ
ロセッサにおいてはそれぞれ以下のような命令により実
行される。
【００１０】ロード(LD) ：mem → reg アンド(AND) ：reg ∧ mem → reg オア(OR) ：reg ∨ mem→ reg
【００１１】具体的には、ラダープログラムのロード命
令は、汎用マイクロプロセッサではメモリ(mem) に格納
されているａ接点の状態を示すデータをレジスタ(reg)
に転送して格納する命令として実現される。ラダープロ
グラムのアンド命令は、汎用マイクロプロセッサではレ
ジスタ(reg) に既に保持されているある接点の状態を示
すデータとメモリ(mem) に格納されているあるａ接点の
状態を示すデータとをアンド演算 (論理積演算：∧) し
てその結果を元のレジスタ(reg) に格納する命令で実現
される。ラダープログラムのオア命令は、汎用マイクロ
プロセッサではレジスタ(reg) に既に保持されているあ
る接点の状態を示すデータとメモリ(mem) に格納されて
いるあるａ接点の状態を示すデータとをオア演算 (論理
和演算：∨) してその結果を元のレジスタ(reg) に格納
する命令で実現される。
令は、汎用マイクロプロセッサではメモリ(mem) に格納
されているａ接点の状態を示すデータをレジスタ(reg)
に転送して格納する命令として実現される。ラダープロ
グラムのアンド命令は、汎用マイクロプロセッサではレ
ジスタ(reg) に既に保持されているある接点の状態を示
すデータとメモリ(mem) に格納されているあるａ接点の
状態を示すデータとをアンド演算 (論理積演算：∧) し
てその結果を元のレジスタ(reg) に格納する命令で実現
される。ラダープログラムのオア命令は、汎用マイクロ
プロセッサではレジスタ(reg) に既に保持されているあ
る接点の状態を示すデータとメモリ(mem) に格納されて
いるあるａ接点の状態を示すデータとをオア演算 (論理
和演算：∨) してその結果を元のレジスタ(reg) に格納
する命令で実現される。
【００１２】従って、ラダープログラムのａ接点に関す
る命令であるロード命令，アンド命令及びオア命令は汎
用マイクロプロセッサでは共に一命令で処理される。し
かし、たとえば前述の図１に示されているラダープログ
ラムの命令の内のｂ接点に関する以下の各命令、即ちニ
モニック”LDB ”で示されるロードバー命令, ニモニッ
ク”ANB ”で示されるアンドバー命令, ニモニック”OR
B ”で示されるオアバー命令を汎用マイクロプロセッサ
で処理する場合には以下のようになる。なお、以下の説
明において「＃」は反転（バー）記号を示している。
る命令であるロード命令，アンド命令及びオア命令は汎
用マイクロプロセッサでは共に一命令で処理される。し
かし、たとえば前述の図１に示されているラダープログ
ラムの命令の内のｂ接点に関する以下の各命令、即ちニ
モニック”LDB ”で示されるロードバー命令, ニモニッ
ク”ANB ”で示されるアンドバー命令, ニモニック”OR
B ”で示されるオアバー命令を汎用マイクロプロセッサ
で処理する場合には以下のようになる。なお、以下の説
明において「＃」は反転（バー）記号を示している。
【００１３】 ロードバー(LDB) ：mem →reg, #reg → reg アンドバー(ANB) ：#reg→ reg, reg ∨ mem→ reg, #reg→ reg オアバー(ORB) ：#reg→reg, reg∧ mem→ reg, #reg→reg
【００１４】具体的には、ラダープログラムのロードバ
ー命令は、汎用マイクロプロセッサではメモリ(mem) に
格納されているあるｂ接点の状態を示すデータをレジス
タ(reg) に転送する命令と、レジスタ(reg) に転送され
たデータを反転(#reg)して元のレジスタ(reg) に格納す
る命令との二命令で実現される。
ー命令は、汎用マイクロプロセッサではメモリ(mem) に
格納されているあるｂ接点の状態を示すデータをレジス
タ(reg) に転送する命令と、レジスタ(reg) に転送され
たデータを反転(#reg)して元のレジスタ(reg) に格納す
る命令との二命令で実現される。
【００１５】ラダープログラムのアンドバー命令は、汎
用マイクロプロセッサではレジスタに既に保持されてい
るある接点の状態を示すデータを反転(#reg)してその結
果を元のレジスタ(reg) に格納する命令と、そのレジス
タ(reg) に格納された反転済みのデータとメモリ(mem)
に格納されているあるｂ接点の状態を示すデータとをそ
のままオア演算 (論理和演算：∨) してその結果を元の
レジスタ(reg) に格納する命令と、そのレジスタに格納
されているデータを反転(#reg)して元のレジスタ(reg)
に格納する命令との三命令で実現される。
用マイクロプロセッサではレジスタに既に保持されてい
るある接点の状態を示すデータを反転(#reg)してその結
果を元のレジスタ(reg) に格納する命令と、そのレジス
タ(reg) に格納された反転済みのデータとメモリ(mem)
に格納されているあるｂ接点の状態を示すデータとをそ
のままオア演算 (論理和演算：∨) してその結果を元の
レジスタ(reg) に格納する命令と、そのレジスタに格納
されているデータを反転(#reg)して元のレジスタ(reg)
に格納する命令との三命令で実現される。
【００１６】ラダープログラムのオアバー命令は、汎用
マイクロプロセッサではレジスタに既に保持されている
ある接点の状態を示すデータを反転(#reg)してその結果
を元のレジスタ(reg) に格納する命令と、そのレジスタ
(reg) に格納されている反転済みのデータとメモリ(me
m) に格納されているあるｂ接点の状態を示すデータと
をそのままアンド演算 (論理積演算：∧) してその結果
を元のレジスタ(reg) に格納する命令と、そのレジスタ
に格納されているデータを反転(#reg)して元のレジスタ
(reg) に格納する命令との三命令で実現される。
マイクロプロセッサではレジスタに既に保持されている
ある接点の状態を示すデータを反転(#reg)してその結果
を元のレジスタ(reg) に格納する命令と、そのレジスタ
(reg) に格納されている反転済みのデータとメモリ(me
m) に格納されているあるｂ接点の状態を示すデータと
をそのままアンド演算 (論理積演算：∧) してその結果
を元のレジスタ(reg) に格納する命令と、そのレジスタ
に格納されているデータを反転(#reg)して元のレジスタ
(reg) に格納する命令との三命令で実現される。
【００１７】
【発明が解決しようとする課題】このように、ラダープ
ログラムのｂ接点に関するロードバー命令は汎用マイク
ロプロセッサでは二命令で、ラダープログラムのアンド
バー命令及びオアバー命令は汎用マイクロプロセッサで
は共に三命令で処理される。換言すれば、ラダープログ
ラムの処理のための専用マイクロプロセッサを利用した
プログラマブルコントローラでは、ａ接点に関するロー
ド(LD), アンド(AND),オア(OR)の各命令も、ｂ接点に関
するロードバー(LDB),アンドバー(ANB),オアバー(ORB)
の各命令も一律の処理時間で実行可能であるが、汎用マ
イクロプロセッサを利用したプログラマブルコントロー
ラではｂ接点に関する各命令の処理時間はａ接点に関す
るそれに比して２乃至３倍程度の処理時間が必要になる
という問題がある。
ログラムのｂ接点に関するロードバー命令は汎用マイク
ロプロセッサでは二命令で、ラダープログラムのアンド
バー命令及びオアバー命令は汎用マイクロプロセッサで
は共に三命令で処理される。換言すれば、ラダープログ
ラムの処理のための専用マイクロプロセッサを利用した
プログラマブルコントローラでは、ａ接点に関するロー
ド(LD), アンド(AND),オア(OR)の各命令も、ｂ接点に関
するロードバー(LDB),アンドバー(ANB),オアバー(ORB)
の各命令も一律の処理時間で実行可能であるが、汎用マ
イクロプロセッサを利用したプログラマブルコントロー
ラではｂ接点に関する各命令の処理時間はａ接点に関す
るそれに比して２乃至３倍程度の処理時間が必要になる
という問題がある。
【００１８】しかし、専用のプログラマブルコントロー
ラとして構成されたマイクロプロセッサは高価であり、
それに比して汎用マイクロプロセッサは安価であるとい
う経済的な問題も他方ではあるため、汎用マイクロプロ
セッサを利用したプログラマブルコントローラの需要も
多い。このため、汎用マイクロプロセッサを利用したプ
ログラマブルコントローラにおいても、上述のようなｂ
接点に関する各命令の処理時間を高速化することが望ま
れている。
ラとして構成されたマイクロプロセッサは高価であり、
それに比して汎用マイクロプロセッサは安価であるとい
う経済的な問題も他方ではあるため、汎用マイクロプロ
セッサを利用したプログラマブルコントローラの需要も
多い。このため、汎用マイクロプロセッサを利用したプ
ログラマブルコントローラにおいても、上述のようなｂ
接点に関する各命令の処理時間を高速化することが望ま
れている。
【００１９】本発明はこのような事情に鑑みてなされた
ものであり、プログラマブルコントローラの制御中枢と
して使用される汎用マイクロプロセッサにおいても、ｂ
接点に関する各命令もａ接点に関する命令とほぼ同一の
時間で実行可能として、より高速に実行し得ることを目
的とする。
ものであり、プログラマブルコントローラの制御中枢と
して使用される汎用マイクロプロセッサにおいても、ｂ
接点に関する各命令もａ接点に関する命令とほぼ同一の
時間で実行可能として、より高速に実行し得ることを目
的とする。
【００２０】
【課題を解決するための手段】本発明に係るマイクロプ
ロセッサは、メモリと、レジスタと、メモリ及びレジス
タから読み出されたデータに演算を施す演算手段と、更
に少なくともメモリから読み出したデータを反転して演
算手段に入力する反転手段とを備え、メモリから読み出
したデータの反転値をレジスタに格納する処理と、メモ
リから読み出したデータの反転値とレジスタから読み出
したデータのアンド演算を行なう処理と、メモリから読
み出したデータの反転値とレジスタから読み出したデー
タのオア演算を行なう処理とを、反転手段を使用するこ
とによりそれぞれ一命令で実行すべくなしてあることを
特徴とする。
ロセッサは、メモリと、レジスタと、メモリ及びレジス
タから読み出されたデータに演算を施す演算手段と、更
に少なくともメモリから読み出したデータを反転して演
算手段に入力する反転手段とを備え、メモリから読み出
したデータの反転値をレジスタに格納する処理と、メモ
リから読み出したデータの反転値とレジスタから読み出
したデータのアンド演算を行なう処理と、メモリから読
み出したデータの反転値とレジスタから読み出したデー
タのオア演算を行なう処理とを、反転手段を使用するこ
とによりそれぞれ一命令で実行すべくなしてあることを
特徴とする。
【００２１】また本発明に係るマイクロプロセッサは、
メモリと、レジスタと、メモリ及びレジスタから読み出
されたデータに演算を施す演算手段と、更に少なくとも
メモリから読み出したデータを反転して演算手段に入力
する反転手段とを備え、メモリから読み出したデータを
反転手段で反転してレジスタに格納する処理を一命令で
実行すべくなしてあることを特徴とする。
メモリと、レジスタと、メモリ及びレジスタから読み出
されたデータに演算を施す演算手段と、更に少なくとも
メモリから読み出したデータを反転して演算手段に入力
する反転手段とを備え、メモリから読み出したデータを
反転手段で反転してレジスタに格納する処理を一命令で
実行すべくなしてあることを特徴とする。
【００２２】また本発明に係るマイクロプロセッサは、
メモリと、レジスタと、メモリ及びレジスタから読み出
されたデータに演算を施す演算手段と、更に少なくとも
メモリから読み出したデータを反転して演算手段に入力
する反転手段とを備え、メモリから読み出したデータを
反転手段で反転した値とレジスタから読み出したデータ
のアンド演算を行なう処理を一命令で実行すべくなして
あることを特徴とする。
メモリと、レジスタと、メモリ及びレジスタから読み出
されたデータに演算を施す演算手段と、更に少なくとも
メモリから読み出したデータを反転して演算手段に入力
する反転手段とを備え、メモリから読み出したデータを
反転手段で反転した値とレジスタから読み出したデータ
のアンド演算を行なう処理を一命令で実行すべくなして
あることを特徴とする。
【００２３】また本発明に係るマイクロプロセッサは、
メモリと、レジスタと、メモリ及びレジスタから読み出
されたデータに演算を施す演算手段と、更に少なくとも
メモリから読み出したデータを反転して演算手段に入力
する反転手段とを備え、メモリから読み出したデータを
反転手段で反転した値とレジスタから読み出したデータ
のオア演算を行なう処理を一命令で実行すべくなしてあ
ることを特徴とする。
メモリと、レジスタと、メモリ及びレジスタから読み出
されたデータに演算を施す演算手段と、更に少なくとも
メモリから読み出したデータを反転して演算手段に入力
する反転手段とを備え、メモリから読み出したデータを
反転手段で反転した値とレジスタから読み出したデータ
のオア演算を行なう処理を一命令で実行すべくなしてあ
ることを特徴とする。
【００２４】更に本発明に係るマイクロプロセッサ及び
プログラマブルコントローラは、シーケンス制御に係る
ａ接点の非導通状態及びｂ接点の導通状態を所定の値
で、ａ接点の導通状態及びｂ接点の非導通状態を所定の
値とは相補関係にある値でそれぞれ示すデータを記憶す
るメモリと、レジスタと、メモリ及びレジスタから読み
出されたデータに演算を施す演算回路と、更に少なくと
もメモリから読み出したデータを反転して演算回路に入
力する反転回路とを備え、メモリに記憶された各接点の
状態を示すデータを処理対象とするシーケンスプログラ
ムを構成する命令を汎用マイクロプロセッサ用命令を組
み合わせて実行することによりシーケンス制御を行なう
マイクロプロセッサであって、メモリに格納されている
ｂ接点の状態を示すデータをレジスタに格納するシーケ
ンスプログラムのロードバー命令を、メモリから読み出
したデータをの反転回路で反転した値をレジスタに格納
する処理により、メモリに格納されているｂ接点の状態
を示すデータとレジスタに格納されているある接点の状
態を示すデータとをアンド演算するシーケンスプログラ
ムのアンドバー命令を、メモリから読み出したデータを
反転回路で反転した値とレジスタから読み出したデータ
のアンド演算を行なう処理により、メモリに格納されて
いるｂ接点の状態を示すデータとレジスタに格納されて
いるある接点の状態を示すデータとをオア演算するシー
ケンスプログラムのオアバー命令を、メモリから読み出
したデータを反転回路で反転した値とレジスタから読み
出したデータのオア演算を行なう処理によりそれぞれ一
命令で実行すべくなしてあることを特徴とする。
プログラマブルコントローラは、シーケンス制御に係る
ａ接点の非導通状態及びｂ接点の導通状態を所定の値
で、ａ接点の導通状態及びｂ接点の非導通状態を所定の
値とは相補関係にある値でそれぞれ示すデータを記憶す
るメモリと、レジスタと、メモリ及びレジスタから読み
出されたデータに演算を施す演算回路と、更に少なくと
もメモリから読み出したデータを反転して演算回路に入
力する反転回路とを備え、メモリに記憶された各接点の
状態を示すデータを処理対象とするシーケンスプログラ
ムを構成する命令を汎用マイクロプロセッサ用命令を組
み合わせて実行することによりシーケンス制御を行なう
マイクロプロセッサであって、メモリに格納されている
ｂ接点の状態を示すデータをレジスタに格納するシーケ
ンスプログラムのロードバー命令を、メモリから読み出
したデータをの反転回路で反転した値をレジスタに格納
する処理により、メモリに格納されているｂ接点の状態
を示すデータとレジスタに格納されているある接点の状
態を示すデータとをアンド演算するシーケンスプログラ
ムのアンドバー命令を、メモリから読み出したデータを
反転回路で反転した値とレジスタから読み出したデータ
のアンド演算を行なう処理により、メモリに格納されて
いるｂ接点の状態を示すデータとレジスタに格納されて
いるある接点の状態を示すデータとをオア演算するシー
ケンスプログラムのオアバー命令を、メモリから読み出
したデータを反転回路で反転した値とレジスタから読み
出したデータのオア演算を行なう処理によりそれぞれ一
命令で実行すべくなしてあることを特徴とする。
【００２５】このような本発明のマイクロプロセッサ及
びプログラマブルコントローラでは、メモリに格納され
ているデータの反転値を処理する命令を一命令で実行可
能になるので、安価な汎用マイクロプロセッサにより、
シーケンスプログラム（ラダープログラム）のｂ接点に
関する各命令の高速処理が可能になる。
びプログラマブルコントローラでは、メモリに格納され
ているデータの反転値を処理する命令を一命令で実行可
能になるので、安価な汎用マイクロプロセッサにより、
シーケンスプログラム（ラダープログラム）のｂ接点に
関する各命令の高速処理が可能になる。
【００２６】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面を参照して説明する。図２は本発明に係るマイ
クロプロセッサを制御中枢として使用したプログラマブ
ルコントローラを含むラダープログラムの実行のための
システムの構成例を示すブロック図である。なお、図２
においては、本発明のマイクロプロセッサ２０２を制御
中枢として使用したＰＬＣ（プログラマブルコントロー
ラ）２０の内部構成例を示すブロック図と、ＰＬＣ２０
にラダープログラムをロードするパーソナルコンピュー
タ１０の模式的外観図とが併せて示されている。
示す図面を参照して説明する。図２は本発明に係るマイ
クロプロセッサを制御中枢として使用したプログラマブ
ルコントローラを含むラダープログラムの実行のための
システムの構成例を示すブロック図である。なお、図２
においては、本発明のマイクロプロセッサ２０２を制御
中枢として使用したＰＬＣ（プログラマブルコントロー
ラ）２０の内部構成例を示すブロック図と、ＰＬＣ２０
にラダープログラムをロードするパーソナルコンピュー
タ１０の模式的外観図とが併せて示されている。
【００２７】パーソナルコンピュータ１０は、シーケン
スプログラムとしてのラダープログラムの編集機能、ラ
ダープログラムのシミュレーション機能、及びシミュレ
ーション状態のモニタ機能を実現する設計支援のアプリ
ケーションプログラムを、そのプログラムが記録されて
いる磁気ディスク等の記録媒体Ｄからロードする、等の
機能を有している。
スプログラムとしてのラダープログラムの編集機能、ラ
ダープログラムのシミュレーション機能、及びシミュレ
ーション状態のモニタ機能を実現する設計支援のアプリ
ケーションプログラムを、そのプログラムが記録されて
いる磁気ディスク等の記録媒体Ｄからロードする、等の
機能を有している。
【００２８】パーソナルコンピュータ１０は、ケーブル
を介して本発明のＭＰＵ２０２を制御中枢として使用し
たＰＬＣ２０と接続されている。パーソナルコンピュー
タ１０上で設計されたラダープログラムは、ＲＳ２３２
Ｃ等のインターフェイス規格に則ってＰＬＣ２０に転送
される。また、パーソナルコンピュータ１０にインスト
ールされている前述の設計支援のアプリケーションプロ
グラムは、実機のスイッチ，バルブ，センサ等のデバイ
ス３０に対して、スイッチ，バルブ開閉の制御信号等の
出力、又はマニュアルスイッチの開閉状態信号，センサ
の検出信号等の入力による、ＰＬＣ２０のシーケンス制
御の状態を定期的にポーリングして、スイッチ，バル
ブ，センサ等のデバイス３０の状態の経時変化を数値，
タイムチャート等で画面表示するモニタ機能も提供す
る。
を介して本発明のＭＰＵ２０２を制御中枢として使用し
たＰＬＣ２０と接続されている。パーソナルコンピュー
タ１０上で設計されたラダープログラムは、ＲＳ２３２
Ｃ等のインターフェイス規格に則ってＰＬＣ２０に転送
される。また、パーソナルコンピュータ１０にインスト
ールされている前述の設計支援のアプリケーションプロ
グラムは、実機のスイッチ，バルブ，センサ等のデバイ
ス３０に対して、スイッチ，バルブ開閉の制御信号等の
出力、又はマニュアルスイッチの開閉状態信号，センサ
の検出信号等の入力による、ＰＬＣ２０のシーケンス制
御の状態を定期的にポーリングして、スイッチ，バル
ブ，センサ等のデバイス３０の状態の経時変化を数値，
タイムチャート等で画面表示するモニタ機能も提供す
る。
【００２９】ＰＬＣ２０は、基本的部分は本発明のマイ
クロプロセッサ（ＭＰＵ２０２）を利用しており、パー
ソナルコンピュータ１０との間でデータをシリアル転送
するシリアル通信インターフェイス（Ｉ／Ｆ）回路２０
１を有し、シリアル通信Ｉ／Ｆ回路２０１を介してパー
ソナルコンピュータ１０から転送されたラダープログラ
ムをＲＡＭ２０４に格納する。また、ＰＬＣ２０は、ラ
ダープログラムの実行時に入出力回路２０５を介してス
イッチ，バルブ，センサ等のデバイスとの間で入出力さ
れるデータをＲＡＭ２０４に格納し、パーソナルコンピ
ュータ１０から定期的に送信されてくる要求に応じて、
ＲＡＭ２０４に格納されているこれらのデータをシリア
ル通信Ｉ／Ｆ回路２０１を介してパーソナルコンピュー
タ１０に転送する。
クロプロセッサ（ＭＰＵ２０２）を利用しており、パー
ソナルコンピュータ１０との間でデータをシリアル転送
するシリアル通信インターフェイス（Ｉ／Ｆ）回路２０
１を有し、シリアル通信Ｉ／Ｆ回路２０１を介してパー
ソナルコンピュータ１０から転送されたラダープログラ
ムをＲＡＭ２０４に格納する。また、ＰＬＣ２０は、ラ
ダープログラムの実行時に入出力回路２０５を介してス
イッチ，バルブ，センサ等のデバイスとの間で入出力さ
れるデータをＲＡＭ２０４に格納し、パーソナルコンピ
ュータ１０から定期的に送信されてくる要求に応じて、
ＲＡＭ２０４に格納されているこれらのデータをシリア
ル通信Ｉ／Ｆ回路２０１を介してパーソナルコンピュー
タ１０に転送する。
【００３０】ＰＬＣ２０のＲＯＭ２０３には、パーソナ
ルコンピュータ１０からロードされたラダープログラム
を汎用マイクロプロセッサの命令系に変換するコンパイ
ラ等のシステムプログラムが格納されている。ＲＡＭ２
０４には、ラダープログラム等のユーザプログラム、及
びシステムプログラム・ユーザプログラムの実行に使用
するデータがそれぞれ定められたアドレスに格納され
る。
ルコンピュータ１０からロードされたラダープログラム
を汎用マイクロプロセッサの命令系に変換するコンパイ
ラ等のシステムプログラムが格納されている。ＲＡＭ２
０４には、ラダープログラム等のユーザプログラム、及
びシステムプログラム・ユーザプログラムの実行に使用
するデータがそれぞれ定められたアドレスに格納され
る。
【００３１】ＰＬＣ２０のＭＰＵ２０２はＯＳに従っ
て、ＲＡＭ２０４に格納されているラダープログラムを
実行して制御対象の実機に配されているスイッチ，バル
ブ，センサ等のデバイス３０をシーケンス制御し、必要
に応じて、ＲＡＭ２０４に格納されているデータを書き
換える。更に、ＰＬＣ２０は、スイッチ，バルブ，セン
サ等のデバイス３０に対して、スイッチ，バルブの開閉
の制御信号等を出力し、またマニュアルスイッチの開閉
の状態信号，センサの検出信号等を入力する入出力回路
２０５を有する。
て、ＲＡＭ２０４に格納されているラダープログラムを
実行して制御対象の実機に配されているスイッチ，バル
ブ，センサ等のデバイス３０をシーケンス制御し、必要
に応じて、ＲＡＭ２０４に格納されているデータを書き
換える。更に、ＰＬＣ２０は、スイッチ，バルブ，セン
サ等のデバイス３０に対して、スイッチ，バルブの開閉
の制御信号等を出力し、またマニュアルスイッチの開閉
の状態信号，センサの検出信号等を入力する入出力回路
２０５を有する。
【００３２】なお、ＰＬＣ２０のシリアル通信Ｉ／Ｆ回
路２０１には、ラダープログラム等のユーザプログラム
をシーケンス制御の現場等でプログラミング又は編集す
るための簡易携帯型のターミナル（図示省略）からの信
号を有線で、又は無線で入力することも可能である。ま
た、パーソナルコンピュータ１０とＰＬＣ２０との接続
に関しても、有線でも無線でも可能であることは言うま
でもない。
路２０１には、ラダープログラム等のユーザプログラム
をシーケンス制御の現場等でプログラミング又は編集す
るための簡易携帯型のターミナル（図示省略）からの信
号を有線で、又は無線で入力することも可能である。ま
た、パーソナルコンピュータ１０とＰＬＣ２０との接続
に関しても、有線でも無線でも可能であることは言うま
でもない。
【００３３】図３は本発明のＭＰＵ２０２の内部構成の
一例を示すブロック図である。内部バスＢ１とＢ２との
間にＡＬＵ１と、レジスタファイル２と、デコーダ３及
び制御回路４とが接続されている。ＡＬＵ１の一方の入
力端子はゲート回路Ｇと接続され、このゲート回路Ｇは
直接及び反転回路Ｉ１を介して内部バスＢ１と接続され
ている。ＭＰＵ２０２の、他方の入力端子は直接内部バ
スＢ１と接続されている。ＡＬＵ１の出力端子は直接内
部バスＢ２と接続されている。
一例を示すブロック図である。内部バスＢ１とＢ２との
間にＡＬＵ１と、レジスタファイル２と、デコーダ３及
び制御回路４とが接続されている。ＡＬＵ１の一方の入
力端子はゲート回路Ｇと接続され、このゲート回路Ｇは
直接及び反転回路Ｉ１を介して内部バスＢ１と接続され
ている。ＭＰＵ２０２の、他方の入力端子は直接内部バ
スＢ１と接続されている。ＡＬＵ１の出力端子は直接内
部バスＢ２と接続されている。
【００３４】内部バスＢ１，Ｂ２はＭＰＵ２０２外部の
シリアル通信Ｉ／Ｆ回路２０１，ＲＯＭ２０３，ＲＡＭ
２０４，入出力回路２０５等と接続されている。デコー
ダ３は命令コードをデコードしてその結果を制御回路４
に与える。制御回路４は命令コードのデコード結果に従
ってゲート回路Ｇを制御することにより、ＭＰＵ２０２
の一方の入力端子を直接、または反転回路Ｉを介して内
部バスＢ１と接続する。
シリアル通信Ｉ／Ｆ回路２０１，ＲＯＭ２０３，ＲＡＭ
２０４，入出力回路２０５等と接続されている。デコー
ダ３は命令コードをデコードしてその結果を制御回路４
に与える。制御回路４は命令コードのデコード結果に従
ってゲート回路Ｇを制御することにより、ＭＰＵ２０２
の一方の入力端子を直接、または反転回路Ｉを介して内
部バスＢ１と接続する。
【００３５】従って、デコーダ３によりデコードされる
命令コードに応じて、制御回路４がゲート回路Ｇを制御
するので、たとえばＲＡＭ２０４からＭＰＵ２０２へ内
部バスＢ１を介して入力されたデータをそのままＡＬＵ
１に入力すること、または反転回路Ｉで反転した上でＡ
ＬＵ１に入力することのいずれもが可能である。
命令コードに応じて、制御回路４がゲート回路Ｇを制御
するので、たとえばＲＡＭ２０４からＭＰＵ２０２へ内
部バスＢ１を介して入力されたデータをそのままＡＬＵ
１に入力すること、または反転回路Ｉで反転した上でＡ
ＬＵ１に入力することのいずれもが可能である。
【００３６】このようなＭＰＵ２０２では、従来の汎用
マイクロプロセッサでは有していない命令、たとえばメ
モリ内容の反転値をレジスタに転送する命令(MOV# reg,
#mem), メモリ内容の反転値とレジスタ内容とのアンド
演算を行なってレジスタに格納する命令(AND# reg, #me
m), メモリ内容の反転値とレジスタ内容とのオア演算を
行なってレジスタに格納する命令(OR# reg, #mem) がサ
ポート可能になる。
マイクロプロセッサでは有していない命令、たとえばメ
モリ内容の反転値をレジスタに転送する命令(MOV# reg,
#mem), メモリ内容の反転値とレジスタ内容とのアンド
演算を行なってレジスタに格納する命令(AND# reg, #me
m), メモリ内容の反転値とレジスタ内容とのオア演算を
行なってレジスタに格納する命令(OR# reg, #mem) がサ
ポート可能になる。
【００３７】具体的には、命令MOV# reg, #memの実行に
際しては、この命令がデコーダ３でデコードされると制
御回路４は、反転回路Ｉの出力がＡＬＵ１に入力される
ようにゲート回路Ｇを制御する。これにより、ＲＡＭ２
０４から読み出されたデータは反転回路Ｉで反転された
後にＡＬＵ１に入力され、そのままレジスタファイル２
の指定されているレジスタに格納される。
際しては、この命令がデコーダ３でデコードされると制
御回路４は、反転回路Ｉの出力がＡＬＵ１に入力される
ようにゲート回路Ｇを制御する。これにより、ＲＡＭ２
０４から読み出されたデータは反転回路Ｉで反転された
後にＡＬＵ１に入力され、そのままレジスタファイル２
の指定されているレジスタに格納される。
【００３８】命令AND# reg, #memの実行に際しては、こ
の命令がデコーダ３でデコードされると制御回路４は、
反転回路Ｉの出力がＡＬＵ１に入力されるようにゲート
回路Ｇを制御する。これにより、ＲＡＭ２０４から読み
出しされデータは反転回路Ｉで反転された後にＡＬＵ１
に入力される。一方、レジスタファイル２の指定されて
いるレジスタから読み出されたデータはそのままＡＬＵ
１に入力される。そして、両データに対してＡＬＵ１が
アンド演算を行なった後に元のレジスタに格納する。
の命令がデコーダ３でデコードされると制御回路４は、
反転回路Ｉの出力がＡＬＵ１に入力されるようにゲート
回路Ｇを制御する。これにより、ＲＡＭ２０４から読み
出しされデータは反転回路Ｉで反転された後にＡＬＵ１
に入力される。一方、レジスタファイル２の指定されて
いるレジスタから読み出されたデータはそのままＡＬＵ
１に入力される。そして、両データに対してＡＬＵ１が
アンド演算を行なった後に元のレジスタに格納する。
【００３９】同様に、命令OR# reg, #mem の実行に際し
ては、この命令がデコーダ３でデコードされると制御回
路４は、反転回路Ｉの出力がＡＬＵ１に入力されるよう
にゲート回路Ｇを制御する。これにより、ＲＡＭ２０４
から読み出されたデータは反転回路Ｉで反転された後に
ＡＬＵ１に入力される。一方、レジスタファイル２の指
定されているレジスタから読み出されたデータはそのま
まＡＬＵ１に入力される。そして、両データに対してＡ
ＬＵ１がオア演算を行なった後に元のレジスタに格納す
る。
ては、この命令がデコーダ３でデコードされると制御回
路４は、反転回路Ｉの出力がＡＬＵ１に入力されるよう
にゲート回路Ｇを制御する。これにより、ＲＡＭ２０４
から読み出されたデータは反転回路Ｉで反転された後に
ＡＬＵ１に入力される。一方、レジスタファイル２の指
定されているレジスタから読み出されたデータはそのま
まＡＬＵ１に入力される。そして、両データに対してＡ
ＬＵ１がオア演算を行なった後に元のレジスタに格納す
る。
【００４０】そして、命令MOV# reg, #memはラダープロ
グラムのロードバーに、命令AND# reg, #memはラダープ
ログラムのアンドバーに、命令OR# reg, #mem はラダー
プログラムのオアバー命令にそれぞれ対応しているの
で、ラダープログラムのｂ接点に関する各種の命令とし
てそのまま使用可能である。
グラムのロードバーに、命令AND# reg, #memはラダープ
ログラムのアンドバーに、命令OR# reg, #mem はラダー
プログラムのオアバー命令にそれぞれ対応しているの
で、ラダープログラムのｂ接点に関する各種の命令とし
てそのまま使用可能である。
【００４１】なお、上述のＭＰＵ２０２の構成は一例で
あり、ＲＡＭ２０４から読み出したデータをハードウェ
ア的に反転するしてＡＬＵ１に入力することが可能であ
れば、他の構成を採ることは勿論可能である。
あり、ＲＡＭ２０４から読み出したデータをハードウェ
ア的に反転するしてＡＬＵ１に入力することが可能であ
れば、他の構成を採ることは勿論可能である。
【００４２】
【発明の効果】以上に詳述したように本発明によれば、
ラダープログラムのｂ接点に関する各命令をより高速に
実行し得る汎用マイクロプロセッサが実現され、それを
利用してプログラマブルコントローラを構成した場合に
もｂ接点に関する各命令をより高速に実行し得るように
なる。
ラダープログラムのｂ接点に関する各命令をより高速に
実行し得る汎用マイクロプロセッサが実現され、それを
利用してプログラマブルコントローラを構成した場合に
もｂ接点に関する各命令をより高速に実行し得るように
なる。
【図１】ラダープログラムで使用される代表的な命令語
を示す模式図である。
を示す模式図である。
【図２】本発明に係るプログラマブルコントローラを含
むラダープログラムの実行のためのシステムの構成例を
示すブロック図である。
むラダープログラムの実行のためのシステムの構成例を
示すブロック図である。
【図３】本発明のマイクロプロセッサの内部構成の一例
を示すブロック図である。
を示すブロック図である。
１ ＡＬＵ ２ レジスタファイル ２０ ＰＬＣ（プログラマブルコントローラ） ２０２ ＭＰＵ ２０３ ＲＯＭ ２０４ ＲＡＭ Ｉ 反転回路
Claims (6)
- 【請求項１】 メモリと、レジスタと、前記メモリ及び
レジスタから読み出されたデータに演算を施す演算手段
とを備えたマイクロプロセッサにおいて、 少なくとも前記メモリから読み出したデータを反転して
前記演算手段に入力する反転手段を備え、 前記メモリから読み出したデータの反転値を前記レジス
タに格納する処理と、前記メモリから読み出したデータ
の反転値と前記レジスタから読み出したデータのアンド
演算を行なう処理と、前記メモリから読み出したデータ
の反転値と前記レジスタから読み出したデータのオア演
算を行なう処理とを、前記反転手段を使用することによ
りそれぞれ一命令で実行すべくなしてあることを特徴と
するマイクロプロセッサ。 - 【請求項２】 メモリと、レジスタと、前記メモリ及び
レジスタから読み出されたデータに演算を施す演算手段
とを備えたマイクロプロセッサにおいて、 少なくとも前記メモリから読み出したデータを反転して
前記演算手段に入力する反転手段を備え、 前記メモリから読み出したデータを前記反転手段で反転
して前記レジスタに格納する処理を一命令で実行すべく
なしてあることを特徴とするマイクロプロセッサ。 - 【請求項３】 メモリと、レジスタと、前記メモリ及び
レジスタから読み出されたデータに演算を施す演算手段
とを備えたマイクロプロセッサにおいて、 少なくとも前記メモリから読み出したデータを反転して
前記演算手段に入力する反転手段を備え、 前記メモリから読み出したデータを前記反転手段で反転
した値と前記レジスタから読み出したデータのアンド演
算を行なう処理を一命令で実行すべくなしてあることを
特徴とするマイクロプロセッサ。 - 【請求項４】 メモリと、レジスタと、前記メモリ及び
レジスタから読み出されたデータに演算を施す演算手段
とを備えたマイクロプロセッサにおいて、 少なくとも前記メモリから読み出したデータを反転して
前記演算手段に入力する反転手段を備え、 前記メモリから読み出したデータを前記反転手段で反転
した値と前記レジスタから読み出したデータのオア演算
を行なう処理を一命令で実行すべくなしてあることを特
徴とするマイクロプロセッサ。 - 【請求項５】 シーケンス制御に係るａ接点の非導通状
態及びｂ接点の導通状態を所定の値で、ａ接点の導通状
態及びｂ接点の非導通状態を前記所定の値とは相補関係
にある値でそれぞれ示すデータを記憶するメモリと、レ
ジスタと、前記メモリ及びレジスタから読み出されたデ
ータに演算を施す演算回路とを備え、前記メモリに記憶
された各接点の状態を示すデータを処理対象とするシー
ケンスプログラムを構成する命令を汎用マイクロプロセ
ッサ用命令を組み合わせて実行することによりシーケン
ス制御を行なうマイクロプロセッサにおいて、 少なくとも前記メモリから読み出したデータを反転して
前記演算回路に入力する反転回路を備え、 メモリに格納されているｂ接点の状態を示すデータをレ
ジスタに格納するシーケンスプログラムのロードバー命
令を、前記メモリから読み出したデータを前記の反転回
路で反転した値を前記レジスタに格納する処理により、 メモリに格納されているｂ接点の状態を示すデータとレ
ジスタに格納されているある接点の状態を示すデータと
をアンド演算するシーケンスプログラムのアンドバー命
令を、前記メモリから読み出したデータを前記反転回路
で反転した値と前記レジスタから読み出したデータのア
ンド演算を行なう処理により、 メモリに格納されているｂ接点の状態を示すデータとレ
ジスタに格納されているある接点の状態を示すデータと
をオア演算するシーケンスプログラムのオアバー命令
を、前記メモリから読み出したデータを前記反転回路で
反転した値と前記レジスタから読み出したデータのオア
演算を行なう処理によりそれぞれ一命令で実行すべくな
してあることを特徴とするマイクロプロセッサ。 - 【請求項６】 シーケンス制御に係るａ接点の非導通状
態及びｂ接点の導通状態を所定の値で、ａ接点の導通状
態及びｂ接点の非導通状態を前記所定の値とは相補関係
にある値でそれぞれ示すデータを記憶するメモリと、レ
ジスタと、前記メモリ及びレジスタから読み出されたデ
ータに演算を施す演算回路とを備え、前記メモリに記憶
された各接点の状態を示すデータを処理対象とするシー
ケンスプログラムを構成する命令を汎用マイクロプロセ
ッサ用命令を組み合わせて実行することによりシーケン
ス制御を行なうプログラマブルコントローラにおいて、 少なくとも前記メモリから読み出したデータを反転して
前記演算回路に入力する反転回路を備え、 メモリに格納されているｂ接点の状態を示すデータをレ
ジスタに格納するシーケンスプログラムのロードバー命
令を、前記メモリから読み出したデータを前記の反転回
路で反転した値を前記レジスタに格納する処理により、 メモリに格納されているｂ接点の状態を示すデータとレ
ジスタに格納されているある接点の状態を示すデータと
をアンド演算するシーケンスプログラムのアンドバー命
令を、前記メモリから読み出したデータを前記反転回路
で反転した値と前記レジスタから読み出したデータのア
ンド演算を行なう処理により、 メモリに格納されているｂ接点の状態を示すデータとレ
ジスタに格納されているある接点の状態を示すデータと
をオア演算するシーケンスプログラムのオアバー命令
を、前記メモリから読み出したデータを前記反転回路で
反転した値と前記レジスタから読み出したデータのオア
演算を行なう処理によりそれぞれ一命令で実行すべくな
してあることを特徴とするプログラマブルコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8159563A JPH1011286A (ja) | 1996-06-20 | 1996-06-20 | マイクロプロセッサ及びプログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8159563A JPH1011286A (ja) | 1996-06-20 | 1996-06-20 | マイクロプロセッサ及びプログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011286A true JPH1011286A (ja) | 1998-01-16 |
Family
ID=15696468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8159563A Pending JPH1011286A (ja) | 1996-06-20 | 1996-06-20 | マイクロプロセッサ及びプログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011286A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049689A1 (en) * | 2002-11-26 | 2004-06-10 | Kim Jae Yul | Home automation system using programmable logic controller and method thereof |
| US10420231B2 (en) | 2007-01-05 | 2019-09-17 | Apple Inc. | Cold worked metal housing for a portable electronic device |
-
1996
- 1996-06-20 JP JP8159563A patent/JPH1011286A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049689A1 (en) * | 2002-11-26 | 2004-06-10 | Kim Jae Yul | Home automation system using programmable logic controller and method thereof |
| US10420231B2 (en) | 2007-01-05 | 2019-09-17 | Apple Inc. | Cold worked metal housing for a portable electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5849881B2 (ja) | デ−タシヨリソウチ | |
| CA1323703C (en) | Programmable logic controller including a function block processor and a bit processor | |
| JPH1011286A (ja) | マイクロプロセッサ及びプログラマブルコントローラ | |
| JPH1011117A (ja) | プログラマブルコントローラ | |
| JPH024010B2 (ja) | ||
| JPS62103738A (ja) | プログラマブルコントロ−ラ | |
| JPS62262105A (ja) | プログラマブルコントロ−ラ | |
| JPH06161518A (ja) | プログラムコントローラ | |
| KR920003747B1 (ko) | Plc형 입출력 접점을 갖는 nc 제어방법 | |
| KR920006970B1 (ko) | 프로그래머블 콘트롤러의 연산처리장치 | |
| JPH0552961B2 (ja) | ||
| JPH02194402A (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JPS6336405A (ja) | プログラマブル・コントロ−ラ | |
| JPS609843Y2 (ja) | 工程歩進型プログラマブル・コントロ−ラ | |
| JPH0120779B2 (ja) | ||
| JPH02226307A (ja) | 数値制御装置 | |
| JPS63141105A (ja) | プログラマブルコントロ−ラ | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPS6135563B2 (ja) | ||
| JPH03105504A (ja) | プログラマブルコントローラ | |
| JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
| JPS616704A (ja) | プログラマブル・コントロ−ラ | |
| JPH0636161B2 (ja) | 情報処理装置 | |
| JPH02267601A (ja) | プログラマブルコントローラ | |
| JPH0353391A (ja) | マイクロコンピュータ |