JPH02194402A - プログラマブルシーケンスコントローラの高速演算処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、シーケンスコントローラの高速演算処理方式
に関する。

（従来の技術） 従来、シーケンスプログラムを高速で実行するハードウ
ェアシーケンサは既に実用化されている。

しかしながら、回転体の回転方向を演算するような複雑
な命令をハードウェアシーケンサで行うものは実用化さ
れていない、また、複雑な命令をマイクロコンピュータ
で実行するソフ！−ウェアシーケンサは実用化されてい
るが、その演算速度は、ハードウェアシーケンサに比べ
て数倍〜・数十倍遅い。速度が速く高機能なものはない
。

（発明が解決し、ようとする課題） 従来のプログラマブルシーケンスコントローラは複雑な
命令を処理できるが速度が遅い問題がある。

本発明は一１ユ記従来の問題を解決するものであり、プ
ログラマブルシーケンスコントローラの演算処理を高速
化し１、Ｌつ、複雑な命令をも実行できる高速演算処理
方式を提供することを目的とするものである。

（課題を解決するための手段） 本発明はト記目的を達成するために、プログラマブルシ
ーケンスコントローラの複雑な命令は、マイクロプロセ
ッサで解読・実行し、単純な命令は、列サイクリック演
算部（ハードウェア）で解読・実行する。複雑な命令と
単純な命令の区分をマイクロプロセッサで判別すると、
判別プログラムの実行時間分だけ命令の波釘処理が遅く
なる。１：の点を解決するため、シーケンスソースプロ
グラムと１対１に対応するメモリまたはＩ／Ｏリードの
マイクロプロセッサのマシン類を格納するメモリと、列
サイクリック演算部が演算を行うシーケンスプログラム
を格納するメモリを設け、マイクロプロセッサは前記マ
シン類を実行する。マシン類を実行すると、マイクロプ
ロセッサよりメモリまたはＩｌｏを読みどろためのアド
レスが出力され、このアドレスを用いて列サイクリック
演算部が演算を行うシ・−ケンスプログラムを読み出し
、［１つ、列サイクリック演算部を起動し、列サイクリ
ック演算完了信号により次のマシン類を実行させろ制御
部の働きにより、マイクロプロセッサは列サイクリック
演算部へのシーケンスプログラムの転送および起動に対
してプログラムを要しないものである。複雑な命令はマ
シン類としてサブルーチンコール令命を入れることによ
り２マイクロプロセツサ内で処理できるようにしたもの
である。

（作　用） したがって、本発明によれば、１つのシーケンスソース
プログラムに対して、マイクロプロセッサが解読・実行
するメモリと、列サイクリック演算部が解読・実行する
メモリを有し、且つ、マイクロプロセッサと列サイクリ
ック演算部の実行シーケンス制御部により、単純命令は
列サイクリック演算部で高速に処理し、複雑な命令はマ
イクロプロセッサで処理することにより、高機能でかつ
高速処理可能なプログラマブルシーケンスコントローラ
を実現することできる。

（実施例） 第１図は、本発明の一実施例の高速演算処理方式を実行
するプログラマブルシーケンスコントローラの主要ブロ
ックを示すものである。第１図において、】はマイクロ
プロセッサ（ＣＰＵ）、２はデコーダ、３はＤＴＡＣＫ
発生回路、４は読み取り専用メモリであり、シーケンス
ソースプログラムと１対１に対応し、マイクロプロセッ
サが解読・実行するマシン類を格納する。５は読み取り
専用メモリであり１列サイクリック演算部が解読・実行
する命令語を格納する。６は列サイクリック演算部、７
はシーケンスプログラムで使用するリレー接点およびコ
イル情報等を記憶しておくデュアルポートメモリ（ＲＡ
Ｍ）、８は入出力部（Ｉ　／Ｏ）である。

第２図は、本実施例のラダーダイアグラムとラダーダイ
アグラムに対応するシーケンスソースプログラムの関係
を示すものである。第３図は１本実施例におけるシーケ
ンスソースプログラムと。

マイクロプロセッサが解読・実行する命令語（第３図で
はアセンブラ記述）と、列サイクリック演算部が解読・
実行する命令語の対応を示している。

第３図において、９　、／Ｏ．１１．１２はビット演算
命令であり、マイクロプロセッサが解読・実行する言語
は全てメモリ転送命令にコンパイルされる。

第４図は本実施例におけるシーケンスソースプログラム
と列サイクリック演算部が解読・実行する命令語との関
係の詳細を示すものである。

次に上記実施例の動作について説明する。第１図におい
て、ＣＰ　Ｕ　１−はＲＯＭ４内にシーケンスソースプ
ログラムと１対１に対／、２．；　したマシン語を解読
・実行することと、ｌ／Ｏ８へのサービスおよびアラー
ム処理等システ１１全体のコントロールならびに列サイ
クリック演算部では処理できない複雑な命令、例えば回
転体の回転方向の演算等を実行する。ビット単位の演算
を行う中間な命令は列サイクリック演算部６で解読・実
行する６本実施例ではマイクロプロセッサ（ｃ　ｐ　ｕ
）として６８０００を使用し、た倒を示している。　Ｃ
Ｐ　０６８０００は、メモリまたはＩｌｏのリード・ラ
イト時アドレスデータと制御線（Ｗ丁）に出力し、外部
より１’、）　ＴＡ　ＣＫ信号が入力されど、制御線（
ＡＳ）を０ＦＦＬ次の命令の実行に移る。この機能を利
用し、デコーダ２．ＤＴＡＣＫ発生回路３によりシーケ
ンスプログラムの演算をマイクロプロセッサで行うか列
サイクリック演算部で行うかを制御している。

第３図において、最初にシーケンスソースプログラムと
マイクロプロセッサが実行する言語の対応を説明する。

ビット演算命令９．／Ｏ．　Ｈ，１２は全てメモリ転送
命令にコンパイルされる。本実施例では、ＡＱレジスタ
の示すメモリの内容を１）ルジスタに読み込んだ後２Ａ
、レジスタの内容を２増加する命令にコンパイルしてい
る。乗算命令１３はマイクロプロセッサで実行するため
、サブルーチンコール命令と定数定義命令にコンパイル
している。また、シーケンスプログラム終！命令１４は
、サブルーチンから復帰命令にコンパイルしている。

次に、列サイクリック演算部実行言語とシーケンスソー
スプログラムの対応を示す。列サイクリック演算部実行
言語へのコンパイルはビット演算命令のみ行う。

第１図において、シーケンスプログラムはマイクロプロ
セッサのサブルーチンとして実行する。

従って、マイクロプロセッサはＲＯＭ　４に格納された
シーケンスソースプログラムに１対１に対応した。マイ
クロプロセッサが解読・実行する言１悟の先頭アドレス
をサブルーチンコールする。サブルーチンコールする前
にＡ、レジスタにはＲＯＭ５の先頭アドレスを設定して
おく。従って、マイクロプロセッサは先頭のメモリ転送
命令を実行すると、Ａ、レジスタの内容をアドレスバス
に出力する。そのアドレスデータをデコーダ２でデコー
ドし、ＲＯＭ５を選択し、列サイクリック演算部〔；に
命令を出力し、かつ演算を起動する８列サイクリック演
算部６は、受信した命令を実行した後。

列サイクリック演算完了信号をＤＴＡＣＫ発生回路３に
出力する。Ｄ　Ｔ　Ａ　ＣＫ発生回路３はマイクロプロ
セッサ（ＣＰ　Ｕ）　１にＤＴＡＣＫを出力する。

ＣＰ　Ｕ　Ｉはｉ）　Ｔ　Ａ　ＣＫを受信すると、次の
命令をＲＯＭ４より読み出し、上記と同じサイクルを繰
り返す。ＣＰＵＬはサブルーチンで復帰命令を実行する
と、シーケンスプログラムの一周期の実行を完了する。

このように、ト記実施例によれば、ビット演算命令はマ
イクロプロセッサの１命令実行サイクルで演算を完了し
、且つ、複雑な命令をも実行できる高機能・高演算処理
のプログラマブルシーケンスコントローラを実現するこ
とができる。

列サイクリック演算部が実行する命令を格納しているＲ
ＯＭのビット幅を】６ビツ］−から更に拡大すると、同
一速度で扱えるリレー接点、コイル数を増加させること
が可能となる。

上記実施例ではＲＯＭ、　４とＲＯＭ５を別のＲＯＭで
表現しているが同−ＲＯＭでも良い。また。

当然のことながらＲＯＭ以外の記憶手段、例えば。

ＲＡＭを用いても良い。

（発明の効果） 本発明は上記実施例から明らかなように、マイクロプロ
セッサと列サイクリック演算部により、単純命令は列サ
イクリック演算部で高速に処理し。

複雑な命令はマイクロプロセッサで処理することにより
、高機能で高速なシーケンスコントローラを実現できる
という効果を有する。また、全ての処理がマイクロプロ
セッサ（ｃｐＵ）の命令サイクルに同期しているため、
数値制御装置の内蔵プログラマブルシーケンスコントロ
ーラのように、１つのＣＰＵでシーケンスの処理以外に
表示等他の多くの処理を行う用途には特に有効である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるプログラマブルシー
ｈ゛ンスコントローラの主要ブロック図。 第２図は実施例におけろラダーダイアグラムと対応する
シーケンスソースプログラムの関係を示す図、第３図は
シーケンスソースプログラムと、マイクロプロセッサが
解読・実行する命令語と、列サイクリック演算部が解読
・実行する命令語との対応を示す図、第４図はシーケン
スソースプロゲラｌいと列サイクリック演算部が解読・
実行する命令語との詳細を示した図である。 １　・・ＣＰＵ、　２・・・デコーダ、　３　・・・Ｄ
　’ｒ”　Ａ　ＣＫ発生１ｉ１７　Ｍ、　４．５−・・
読取専用メモリ（ＲＯＭ）、　６・・・列サイクリック
演算部、　７　・デュアルポートメモリ（ＲＡ、Ｍ）、
　８　　＝−Ｉｌｏ、　９　、／Ｏ．１１゜Ｉ２・・・
　ビット演算命令、１３・・・乗算命令、Ｉ４・・・シ
ーケンスソースプログラム終了命令。 特許出願人　松下電器産業株式会社 第 図 ンーケンスソースブロク゛ラム 図 シーケンスソースプロゲラム チＪす４クツツク涜卑部寛、ＱＴ８ｋ ＴＡＲＴ

Claims (2)

【特許請求の範囲】
1. （１）リレーラダー回路をスイッチマトリックスに対応
   させて接点情報と分岐情報とに分解し、各列毎に繰り返
   し演算を行って出力情報処理を行う列サイクリック演算
   部と、列サイクリック演算部が演算を行うシーケンスプ
   ログラムを格納するメモリ部と、シーケンスソースプロ
   グラムと１対１に対応するメモリまたはＩ／Ｏリードの
   マイクロプロセッサのマシン語を格納するメモリ部と、
   該マシン語を実行するマイクロプロセッサとを備え、前
   記マイクロプロセッサがマシン語実行時に出力するメモ
   リまたはＩ／Ｏリードアドレスにより、シーケンスプロ
   グラム格納メモリ部よりシーケンスプログラムをリード
   し、列サイクリック演算部を起動し、列サイクリック演
   算完了信号により、次のマシン語を実行させることによ
   り、マイクロプロセッサの１命令実行サイクル内でシー
   ケンスプログラムを実行することを特徴とするプログラ
   マブルシーケンスコントローラの高速演算処理方式。
2. （２）ビット演算の命令はメモリまたはＩ／Ｏリードの
   マシン語として、複雑な命令はサブルーチンコールのマ
   シン語としてメモリに格納することを特徴とする請求項
   （１）記載のプログラマブルシーケンスコントローラの
   高速演算処理方式。