JPH0353391A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0353391A JPH0353391A JP1189470A JP18947089A JPH0353391A JP H0353391 A JPH0353391 A JP H0353391A JP 1189470 A JP1189470 A JP 1189470A JP 18947089 A JP18947089 A JP 18947089A JP H0353391 A JPH0353391 A JP H0353391A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bus
- decoding
- decoding result
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ、特に、ユーザシステム
で様々なアドレスデフードが必要となる汎用マイクロコ
ンピュータに関する。
で様々なアドレスデフードが必要となる汎用マイクロコ
ンピュータに関する。
従来、この種のマイクロコンピュータは、第３図に示す
ようにアドレス計算ユニット２０の中のアドレス計算器
２１によって得られた実効アドレスをアドレスパス２２
によってバス制御ユニット２３に送り、バス制御ユニッ
ト２３がバスサイクルを起動する際にアドレス出力端子
群２４によって実効アドレスを出力するようになってい
た。アドレスの他にユーザシステムに合致したデコード
信号を提供するようにはなっていなかった。
ようにアドレス計算ユニット２０の中のアドレス計算器
２１によって得られた実効アドレスをアドレスパス２２
によってバス制御ユニット２３に送り、バス制御ユニッ
ト２３がバスサイクルを起動する際にアドレス出力端子
群２４によって実効アドレスを出力するようになってい
た。アドレスの他にユーザシステムに合致したデコード
信号を提供するようにはなっていなかった。
上述した従来のマイクロコンピュータは、外部に対して
アドレス情報を提供するだけなので、外部に接続するメ
モリやＩ／Ｏのデコードのために外部デコーダを用意し
なければならなかった。さラニ、マイクロコンピュータ
のバスサイクルが高速化するにつれ外部デコーダに許さ
れるデコード時間は小さくなり、複雑なデコードが困難
になっているという欠点がある。
アドレス情報を提供するだけなので、外部に接続するメ
モリやＩ／Ｏのデコードのために外部デコーダを用意し
なければならなかった。さラニ、マイクロコンピュータ
のバスサイクルが高速化するにつれ外部デコーダに許さ
れるデコード時間は小さくなり、複雑なデコードが困難
になっているという欠点がある。
本発明のマイクロコンピュータは、ユーザプロクラマブ
ル・アドレスデコーダと、デコード結果をマイクロコン
ピュータ外部に出力する出力端子を有している。
ル・アドレスデコーダと、デコード結果をマイクロコン
ピュータ外部に出力する出力端子を有している。
第１図は本発明の第１の実施例のブロック図である。こ
のブロック図では説明に必要なアドレス計算ユニット，
バス制御ユニット，外部端子部分のみを示している。
のブロック図では説明に必要なアドレス計算ユニット，
バス制御ユニット，外部端子部分のみを示している。
マイクロプロセッサのバイブラインステージのｌつであ
るアドレス計算ユニツ｝１は、内部のアドレス計算器２
で得られた実効アドレスをユーザプログラマブル・アド
レスデコーダ３に渡し、アドレスデコードを行い、実効
アドレスとアドレスデコード結果をそれぞれアドレスパ
ス４，アドレスデコード結果パス６によって次のパイプ
ラインステージであるバス制御ユそット７に送る。
るアドレス計算ユニツ｝１は、内部のアドレス計算器２
で得られた実効アドレスをユーザプログラマブル・アド
レスデコーダ３に渡し、アドレスデコードを行い、実効
アドレスとアドレスデコード結果をそれぞれアドレスパ
ス４，アドレスデコード結果パス６によって次のパイプ
ラインステージであるバス制御ユそット７に送る。
ハス制御ユニット７はアドレス計算ユニット１から送ら
れて来た実効アドレスとアドレスデコード結果をそれぞ
れアドレス出力端子群８，アドレスデフード結果出力端
子（群）９に同時に出力しバスサイクルを開始する。
れて来た実効アドレスとアドレスデコード結果をそれぞ
れアドレス出力端子群８，アドレスデフード結果出力端
子（群）９に同時に出力しバスサイクルを開始する。
ユーザプログラマブル・アドレスデコーダ３はユーザに
よってプログラムされるが、プログラムの方法は内部Ｉ
／Ｏとしてダイナミックに書換えられる方法や、ＰＬＤ
（プログラマブルロジックデバイス）のように使用する
前に書込むスタティックな方法が考えられる。
よってプログラムされるが、プログラムの方法は内部Ｉ
／Ｏとしてダイナミックに書換えられる方法や、ＰＬＤ
（プログラマブルロジックデバイス）のように使用する
前に書込むスタティックな方法が考えられる。
この実施例は、アドレス計算器２の計算時間とユーザプ
ログラマブル・アドレスデフード３のデコード時間の合
計がパイプラインステージに与えられた時間（通常１マ
シンサイクル）に収る場合に適応できる。
ログラマブル・アドレスデフード３のデコード時間の合
計がパイプラインステージに与えられた時間（通常１マ
シンサイクル）に収る場合に適応できる。
アドレス計算器２の計算時間とユー′ザプログラマブル
・アドレスデフード３のデコード時間の合計がパイプラ
インステージに与えられた時間に収らない場合には第２
の実施例が適応できる。
・アドレスデフード３のデコード時間の合計がパイプラ
インステージに与えられた時間に収らない場合には第２
の実施例が適応できる。
第２図は本発明の第２の実施例のブロック図である。こ
のブロック図では説明に必要なアドレス計算ユニット，
アドレスデコードユニット，バス制御ユニット，外部端
子部分のみを示している。
のブロック図では説明に必要なアドレス計算ユニット，
アドレスデコードユニット，バス制御ユニット，外部端
子部分のみを示している。
マイクロプロセッサのパイプラインステージの１つであ
るアドレス計算ユニット１０は内部のアドレス計算器１
１で得られた実効アドレスをアド？スバスａｌ２によっ
て、次のパイプラインステージであるアドレスデコード
ユニヅト１３へ送る。
るアドレス計算ユニット１０は内部のアドレス計算器１
１で得られた実効アドレスをアド？スバスａｌ２によっ
て、次のパイプラインステージであるアドレスデコード
ユニヅト１３へ送る。
アドレスデコードユニット１３は内部のユーザプログラ
マブル・アドレスデコード１４によってアドレスデコー
ドを行い、実効アドレスとアドレスデフード結果を、そ
れぞれアドレスパスｂ１５，アドレスデコード結果パス
１６によって次のパイプラインステージであるバス制御
ユニット１７へ送る。
マブル・アドレスデコード１４によってアドレスデコー
ドを行い、実効アドレスとアドレスデフード結果を、そ
れぞれアドレスパスｂ１５，アドレスデコード結果パス
１６によって次のパイプラインステージであるバス制御
ユニット１７へ送る。
バス制御ユニット１７は実効アドレスとアドレスデコー
ド結果をそれぞれアドレス出力端子群１８，アドレスデ
コード結果出力端子（群）１９がら同時に外部へ出力し
、バスサイクルを開始スる。
ド結果をそれぞれアドレス出力端子群１８，アドレスデ
コード結果出力端子（群）１９がら同時に外部へ出力し
、バスサイクルを開始スる。
ユーザプログラマブル・アドレスデコード１３はユーザ
によってプログラムされるが、プログラムの方法は内部
Ｉ／Ｏとしてダイナミックに書換える方法や、ＰＬＤ（
プログラマブル■ジックデバイス）のように使用する前
に書込むスタティックな方法が考えられる。
によってプログラムされるが、プログラムの方法は内部
Ｉ／Ｏとしてダイナミックに書換える方法や、ＰＬＤ（
プログラマブル■ジックデバイス）のように使用する前
に書込むスタティックな方法が考えられる。
以上説明したように本発明は、マイクロコンピュータに
ユーザがプログラム可能なアドレスデコードを組込み、
アドレスデコード結果を出力する端子を追加することに
より、アドレスデコードが高速化され、従来困難だった
複雑なアドレスデコードが容易になるという効果がある
。また、外部のアドレスデコーダの数が減るためシステ
ムとしてのコスト，消費電力が低減できるという効果も
ある。
ユーザがプログラム可能なアドレスデコードを組込み、
アドレスデコード結果を出力する端子を追加することに
より、アドレスデコードが高速化され、従来困難だった
複雑なアドレスデコードが容易になるという効果がある
。また、外部のアドレスデコーダの数が減るためシステ
ムとしてのコスト，消費電力が低減できるという効果も
ある。
第１図は本発明の第一の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は従来の一
例を示すブロック図である。 １・・・・・・アドレス計算ユニット、２・・・・・・
アドレス計算器、３・・・・・・ユーザプログラマブル
・アドレスデコーダ、４・・・・・・実効アドレスバス
、５・・・・・・アドレスデコード結果パス、６・・・
・・・バス制御ユニット、７・・・・・・アドレス出力
端子群、８・・・・・・アドレスデコード結果出力端子
（群）、１０・・・・・・アドレス計算ユニット、１１
・・・・・・アドレス計算器、１２・・・・・アドレス
パスａ，１３・・・・・・アドレスデコードユニット、
１４・・・・・・ユーザプログラマブル・アドレステコ
ーダ、１５・・・・・・アドレスバスｂ１ １６・・・
・・・アドレスデコード結果パス、１７・・・・・・バ
ス制御ユニット、ｌ８・・・・・・アドレス出力端子群
、１９・・・・・・アドレスデコード結果出力端子（群
）、２０・・・・・・アドレス計算ユニット、２１・・
・・・・アドレス計算器、２２・・・・・・アドレスパ
ス、２３・・・・・・バス制御ユ＝ット、２４・・・・
・・アドレス出力端子群。
本発明の第２の実施例のブロック図、第３図は従来の一
例を示すブロック図である。 １・・・・・・アドレス計算ユニット、２・・・・・・
アドレス計算器、３・・・・・・ユーザプログラマブル
・アドレスデコーダ、４・・・・・・実効アドレスバス
、５・・・・・・アドレスデコード結果パス、６・・・
・・・バス制御ユニット、７・・・・・・アドレス出力
端子群、８・・・・・・アドレスデコード結果出力端子
（群）、１０・・・・・・アドレス計算ユニット、１１
・・・・・・アドレス計算器、１２・・・・・アドレス
パスａ，１３・・・・・・アドレスデコードユニット、
１４・・・・・・ユーザプログラマブル・アドレステコ
ーダ、１５・・・・・・アドレスバスｂ１ １６・・・
・・・アドレスデコード結果パス、１７・・・・・・バ
ス制御ユニット、ｌ８・・・・・・アドレス出力端子群
、１９・・・・・・アドレスデコード結果出力端子（群
）、２０・・・・・・アドレス計算ユニット、２１・・
・・・・アドレス計算器、２２・・・・・・アドレスパ
ス、２３・・・・・・バス制御ユ＝ット、２４・・・・
・・アドレス出力端子群。
Claims (1)
- ユーザプログラマブルなアドレスデコーダと、該アドレ
スデコーダの結果を外部に知らせる出力端子とを有する
ことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189470A JPH0353391A (ja) | 1989-07-21 | 1989-07-21 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189470A JPH0353391A (ja) | 1989-07-21 | 1989-07-21 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353391A true JPH0353391A (ja) | 1991-03-07 |
Family
ID=16241805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1189470A Pending JPH0353391A (ja) | 1989-07-21 | 1989-07-21 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353391A (ja) |
-
1989
- 1989-07-21 JP JP1189470A patent/JPH0353391A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009754B1 (ko) | 마이크로컴퓨터 | |
| JPH0353391A (ja) | マイクロコンピュータ | |
| JPH0218729B2 (ja) | ||
| KR920005228B1 (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
| JPH045217B2 (ja) | ||
| JPH0120779B2 (ja) | ||
| JPS63249206A (ja) | プログラマブルコントロ−ラ | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| KR100304607B1 (ko) | 프로그래머블로직콘트롤러용고속명령처리시스템 | |
| JPS63165929A (ja) | 情報処理システム | |
| JP2532072Y2 (ja) | パターン発生器 | |
| JPS6394331A (ja) | マイクロコンピユ−タの分岐先アドレス発生回路 | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JPH1011286A (ja) | マイクロプロセッサ及びプログラマブルコントローラ | |
| JPH1173315A (ja) | 可変長命令プロセサ | |
| JPS6117474Y2 (ja) | ||
| JPS6329295B2 (ja) | ||
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPS5998366A (ja) | アドレス指定回路 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH02114373A (ja) | ベクトルデータ処理装置 | |
| JPH01161471A (ja) | ワンチツプマイコン | |
| JPS59105109A (ja) | プログラマブルコントロ−ラの入出力ユニツト | |
| JPH1011117A (ja) | プログラマブルコントローラ | |
| JPS62143142A (ja) | マイクロプロセツサテスト回路 |