JPS6135563B2 - - Google Patents

Info

Publication number
JPS6135563B2
JPS6135563B2 JP53010501A JP1050178A JPS6135563B2 JP S6135563 B2 JPS6135563 B2 JP S6135563B2 JP 53010501 A JP53010501 A JP 53010501A JP 1050178 A JP1050178 A JP 1050178A JP S6135563 B2 JPS6135563 B2 JP S6135563B2
Authority
JP
Japan
Prior art keywords
mode
sequencer
control mechanism
computer
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53010501A
Other languages
English (en)
Other versions
JPS54104258A (en
Inventor
Kazuyoshi Asada
Isao Yasuda
Juntaro Kamei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1050178A priority Critical patent/JPS54104258A/ja
Publication of JPS54104258A publication Critical patent/JPS54104258A/ja
Publication of JPS6135563B2 publication Critical patent/JPS6135563B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】
本発明は、一般的電子計算機、すなわち、言語
処理、バツチ処理、科学技術算術演算処理あるい
はアナログ論理算術演算を行うプロセス制御処理
の可能な、いわゆるコンピユータとしての機能
と、リレーシーケンスに代わる制御装置としての
プログラム可能なロジツクコントローラであるシ
ーケンサの機能を合せ持つデータ処理装置に関す
る。 このようなデータ処理装置の1つとして特開昭
52−68340号公報「データ処理装置」が提案され
ている。 この発明は、制御機構として、コンピユータモ
ード命令群の各々の命令を実行するコンピユータ
モード制御機構と、シーケンサモード命令群の
各々の命令を実行するシーケンサモード制御機構
を有し、各コンピユータモード命令群およびシー
ケンサモード命令群中にそれぞれ他のモードへの
モード切替命令を設け、且つ各制御機構にそれぞ
れモード切替命令を判読した場合にモード切替を
行なわせる制御モジユールを設けることを特徴と
している。 この発明も、一応所期の目的を達成するもので
あるが、コンピユータモード制御機構のモード切
替用制御モジユールの管理下でシーケンサモード
〓〓〓〓
制御機構の動作を行なわせているためにモード切
替制御が複雑となつて、システム全体を高価なも
のにしている。 本発明は、特開昭52−68340号公報に示される
発明の改良に関し、その目的とするところは、モ
ード切替制御をより簡便にしたこの種データ処理
装置を提供するにある。本発明の特徴とするとこ
ろは、コンピユータモード制御機構とシーケンサ
モード制御機構のうち、どちらの制御機構を働ら
かすかを決定する切替スイツチと、この切替スイ
ツチを駆動するモードフリツプフロツプと、各制
御機構に設けられたモードフリツプフロツプ反転
用の制御モジユールを有し、各コンピユータモー
ド命令群およびシーケンサモード命令群中に設け
られた他のモードへのモード切替命令語によつて
2つの制御機構の切替を行うようにしていること
である。 特開昭52−68340号公報にも記載されている
が、本願発明の具体的説明の前に、まず、従来に
おけるストアードプログラム方式のシーケンサに
ついて述べる。 第1図にシーケンサ100と、周辺プロセスの
接続関係を示す。シーケンサとは、従来リレー回
路の接続にて回路論理を組み、プラント等の周辺
プロセスを制御していたものを、リレー間の接続
をソフトウエアに置換えたものである。従来リレ
ーの接続で論理を組んでいた時は、入力接点とし
てプラントのリミツトスイツチ14等の電気信号
を受け取り、第2図の様な論理にて、プラント側
のバルブ15あるいはモーター16をON、OFF
していた。第2図で〓〓印201は常時開接点〓
〓印202は常時閉接点を示す。〓〓印207
は、バルブ、モーター等への出力ソレノイドであ
る。こういつたリレーを電線にて接続していた場
合には、制御論理の変更が発生するたびに電線を
配線し直さねばならない等、やつかいな問題があ
つた。これをソフト的に解決したのがシーケンサ
である。シーケンサは1ビツトのON、OFF情報
を取り扱う命令解読方式の処理装置である。特徴
としては、前述したコンピユータと異なり、(1)プ
ログラミングがリレー信号と対応していて、簡単
であり(2)プログラムのサイクル周期が短かいので
レスポンスが速く高速であり(3)割込処理等複雑な
処理がないので、いわゆるOS(オペレーテイン
グシステム)が不要である。しかしこれらは、上
記の様に取扱いが容易な半面、(1)言語処理ができ
ない(2)アナログ算術演算を使用したプロセス制御
ができない(3)人間と会話をするマンマシンコミユ
ニケーシヨンに欠ける等の欠点を持つている。第
3図にシーケンスのブロツク図を示す。プラント
側から得られた、リミツトスイツチ等のON、
OFF情報は、入力部12から、中央処理装置1
1へ送られる。主記憶装置41に格納されている
命令は、順次読み出され、中央処理装置11へ送
られる。中央処理装置11では命令を解読し、解
読した命令に従がつて、論理演算を行ない、演算
結果を出力装置13へ送る。出力装置13は、プ
ラントのバルブ、モーター等に接続されており、
プラントはこの出力情報でON、OFF制御され
る。処理装置自身は1ビツトのON、OFF信号の
論理演算を行うので各命令の実行スピードは非常
に速い。今シーケンス動作の一例として、第2図
のリレーシンボルで書かれた論理をシーケンサで
プログラミングした時、どのように処理されるか
を示す。まず第2図のシーケンスを、コーデイン
グすれば表1の如くなる。
【表】 〓〓〓〓
【表】 表1に示されるように、シーケンサの命令は、
リレーのシーケンス図と1対1に対応して命令が
作られている。プログラムの実行順序はNo.の1
から15へ順に実行し、プログラムの最後へ行けば
再たび先頭からくり返す。プログラムは常にサイ
クリツクにくり返えされるので、接点状態が変化
せず同じ状態を保てば、出力側に変化はでない。
変化があつた場合は、コーデイングされた命令の
処理に従がつて出力に論理演算結果として変化が
伝えられる。次に各々の命令の処理について述べ
る。今、A,WKは有効ビツト1ビツトのレジス
タ、STACKは、複数個のメモリ、STACK PTR
はSTACKのアドレスを示すものとし、またPA
は外部入出力点の接点又は出力コイルのナンバー
とする。
【表】 表2において、( )印は、該当レジスタの内
容を示す。→印はON、OFF情報の移動を示す。
表2に示した命令を、リレーロジツクのシンボル
に従がつてプログラムしたものを実行すれば、入
力接点の状態が順次論理演算され、出力点に導か
れることになる。このプログラムをサイクリツク
にくり返せば、入力情報は時分割でサンプリング
され、サンプリングされた情報の演算結果がリレ
ー出力となつて出力されることになる。この一連
のプログラムを高速にサイクリツクにくり返せ
ば、サンプリングスピードが速くなるのであたか
も連続して動いているかのようになり、リレーの
接続回路と全く等価な動作をすることになる。 しかしながら、このシーケンサには、重大な欠
点がある。シーケンサは、接点信号のデイジタル
的、ON、OFFシーケンス処理しかできないた
め、アナログ処理等のワードデータ処理ができな
い。一般にプラントの制御には、デイジタル的な
シーケンス制御の他に、アナログ信号を制御しな
ければならない。ところがシーケンスは、ワード
処理ができない為、これらワードに関する処理は
一切不可能であつた。 さらに一般にコンピユータが取り扱える処理は
全搬にわたつて処理できないわけである。例えば
第4図に示すような、データのフアイリング5
1、あるいは、人間との会話52、会話を通じて
の自動プログラミング53等である。さらに上述
したアナログ情報54を使つての、微分、積分演
算等も不可能である。 上記欠点を無くすものとして1台の装置でアナ
ログ入出力等のワードデータ処理ができるコンピ
ユータ機構と、高速にデイジタル的シーケンス制
御のできるシーケンサ機構を持つたデータ処理装
置が特開昭52−68340号として提案されている。 特開昭52−68340号公報にも示されてあるよう
に、コンピユーターモードは、シーケンサーモー
ドのプログラミングと異なり、ワード処理のプロ
グラムで構成されており、これのプログラミング
は、第5図に示されるようなフローチヤートをも
とにしてプログラムされる。例えばX=W+Yの
ワードの加算処理55は、プログラミングすると
表3となる。
【表】 このようにして、X=W+Yの演算が行なわれ
る。 上記が、コンピユータモードのプログラミング
〓〓〓〓
である。さて、このようなコンピユータモードと
シーケンサモードの両方の処理を時分割で行なえ
ば、両方のモードが、1台の処理装置で同時に実
行されているようにみえるわけである。この為に
は、時分割に切り替える処理をソフト的に自由に
設定できるようになつていなければならない。こ
のソフト的に切り替える命令として下記の命令が
ある。 (1) コンピユータモードからシーケンサモードに
切り替える命令 SEQ命令 処理;モードフリツプフロツプを反転し、シー
ケンスモードとする。 (2) シーケンサーモードからコンピユータモード
に切り替える命令 RET命令 処理;モードフリツプフロツプを反転し、コン
ピユータモードとする。 処理装置は、電源投入時、コンピユータモード
側になつている。コンピユータモード側から、シ
ーケンサモード側に切り替えるためSEQ命令を
発すれば、処理装置はシーケンサに変身する。シ
ーケンサとなつた処理装置は、プログラミングさ
れている一連のシーケンス命令を実行する。シー
ケンスモード用のプログラムには、一連のシーケ
ンスプログラムの最後にRET命令を組み込んで
おく。RET命令は処理装置をシーケンサからコ
ンピユータへ変身させる命令なので、一連のシー
ケンス命令を実行した処理装置は、最後のRET
命令で再たびコンピユータにもどる。コンピユー
タに変身した処理装置は、コンピユータプログラ
ムを実行する。処理するコンピユータプログラム
が終了すれば、再たびSEQ命令を発し、シーケ
ンサに変身させる。シーケンサになつた処理装置
はシーケンサプログラムを実行する。最後の
RET命令を実行した処理装置は再たびコンピユ
ータへもどる。したがつて、処理装置は、シーケ
ンサモードとコンピユータモードを交互に実行し
てゆくことになり、これを高速でくり返している
ために、あたかも、1台の処理装置でコンピユー
タとシーケンサの機能を同時にはたしているかの
ように見える。このシーケンサモードとコンピユ
ータモードをくり返しているところのようすを、
第6図に示す。第6図に示すように、処理装置は
コンピユータとシーケンサを時分割処理61に実
行することにより、シーケンサモード中62に
は、主記憶から取り出した命令64は、シーケン
サ命令64として解釈し実行する。またコンピユ
ータモード中65は、主記憶から取り出した命令
63は、コンピユータ命令66として解釈し実行
する。 先きに述べた如く特開昭52−68340号公報の発
明は、シーケンサ用の命令解読回路が、コンピユ
ータモード側のモード切替制御モジユールに直接
接続されている。このため命令解読方式が非常に
複雑となつてしまつている。また複雑なハードウ
エアがシステムを高価なものにしてしまつてい
る。 本願発明では、2つの命令解読回路をモードフ
リツプフロツプと呼ぶ、フリツプフロツプで切り
替えている。このため、命令解読用の制御回路を
非常に簡単に構成することが可能となり、安価か
つ容易にコンピユータの機能とシーケンサの機能
を持つ処理装置が堤供可能となる。 以下、本発明によつてどのように構成が簡単に
なつたか以下に本発明の実施例を用いて示す。第
1図のシーケンサと第4図のコンピユータの2つ
の機能を持つ本処理装置は第7図に示される。第
7図において、主記憶部41に格納されている命
令は、制御部45へ送られる。制御部45の詳細
は第8図にて後述する。入力部12から送られる
入力データは、演算部44で演算される。演算部
44で演算されたデータは、出力部13から、外
部へ送り出される。制御部45は主記憶41から
受け取つた命令を解釈し、命令の指示に従がい演
算部44を中心に所望の制御をする。 電源投入時、処理装置はコンピユータモードに
なつている。主記憶41から読み出された命令
は、制御部45の中にある命令レジスタ81(第
8図)に格納される。命令レジスタ81に格納さ
れた命令は、命令のOP部(オペコード部)がコ
ンピユータモード制御機構82に切替スイツチ8
7を介して接続されている。コンピユータモード
制御機構82は命令のOP部を解釈し、この命令
を解読する。命令のOP部から命令の意味を解読
し、解読結果に従がい、コンピユータモード制御
機構は、命令のOP部に対応する命令実行モジユ
ール85を動作させる。命令実行モジユールは命
〓〓〓〓
令レジスタに格納された命令に従がい、演算部4
4を中心に処理装置を動作させる。命令実行が終
了すれば、次の命令が、主記憶部41から送ら
れ、命令レジスタ81に格納される。この時OP
部がSEQ命令であれば、コンピユータモード制
御機構82は、SEQ命令実行モジユール88を
動作させる。 SEQ命令実行モジユール88は、モードフリ
ツプフロツプ84を反転させる。モードフリツプ
フロツプ84が反転すると、切替スイツチ87
が、反転し、今度はシーケンサモード制御機構8
3側に接続される。SEQ命令の実行終了後、主
記憶41から送られた命令は、命令レジスタ81
に格納される。今度はOP部がシーケンサモード
制御機構83に接続されているので、OP部はシ
ーケンサモード制御機構83で解釈し解読され
る。シーケンサモード制御機構83はOP部を解
読し、OP部に対応する命令実行モジユール86
を、動作させる。命令実行モジユールは、命令レ
ジスタ81の指示に従がい、演算部44を中心に
所望の制御を行う。命令実行モジユール86の制
御が終了すれば、再たび、主記憶部41から次の
命令が読み出され、命令レジスタ81に格納され
る。再たび命令のOP部がシーケンサモード制御
機構83で解読され、OP部に対応する命令実行
モジユールが動作させられる。この時OP部に対
応する命令実行モジユールがRET命令実行モジ
ユール89であれば、RET命令実行モジユール
はモードフリツプフロツプ84を反転する。モー
ドフリツプフロツプ84が反転すると、切替スイ
ツチ87はコンピユータモード制御機構82に接
続される。RET命令の実行が終了すれば、主記
憶部41から次の命令が読み出され、命令レジス
タ81に格納される。命令レジスタ81に格納さ
れた命令のOP部はスイツチ87を経由し、コン
ピユータモード制御機構82に伝えられる。コン
ピユータモード制御機構82は命令レジスタ81
のOP部を解釈し、OP部に対応する命令実行モジ
ユールを起動する。起動された命令実行モジユー
ルは、命令レジスタ81の指示に従がい所望の制
御を実行する。命令レジスタのOP部がSEQ命令
であれば、SEQ命令実行モジユール88が選ば
れることになり、モードフリツプフロツプ84を
反転し、シーケンサモードへ移ることになる。こ
のようにして、プログラム命令の指示に従がい、
本処理装置は、シーケンサモードとコンピユータ
モードの間を互いに交互に切り替えることができ
る。 さて一連の命令実行に当つては、コンピユータ
モードでは、言語処理、フアイル処理、アナログ
処理のプログラムを実行させ、シーケンサモード
では、高速のリレーシーケンス制御プログラムを
実行させる。プログラムの作成に当つては、2つ
のモードのプログラムを、時分割で実行させるべ
く、各モードのプログラムの最後にはモード切替
命令を入れておく。各モードではプログラムの実
行終了時に、他のモードに切り替えるので、あた
かも時分割に両モードのプログラムが実行される
ことになる。これによりシーケンサ的シーケンス
制御とコンピユータ的コンピユータ制御の両方の
制御の必要なシステムに対し、本装置は適切なる
従来にない安価なシステム制御手段を与えること
ができる。
【図面の簡単な説明】
第1図は、シーケンサの概要を示す図、第2図
はシーケンス制御用のリレーシーケンスを示す
図、第3図は、第1図に示すシーケンサの内部ブ
ロツクの一例を示す図、第4図はコンピユータの
使用実態の概要を示す図、第5図は、コンピユー
タのプログラミングの一例を示す図、第6図は、
シーケンサモードと、コンピユータモードが時分
割で実行されるところを説明する為の図、第7図
は本発明によるデータ処理装置の一実施例を示す
図、第8図は、本発明による制御部の一具体例を
示す図である。 11……演算制御部、12……入力部、13…
…出力部、41……主記憶部、43……レジスタ
群、44……演算部、45……制御部、81……
命令レジスタ、82……コンピユータモード制御
機構、83……シーケンサモード制御機構、84
……モードフリツプフロツプ、85……コンピユ
ータモード命令実行モジユール、86……シーケ
ンサモード命令実行モジユール、87……切替回
路、88……SEQ命令実行モジユール、89…
…RET命令実行モジユール。 〓〓〓〓

Claims (1)

    【特許請求の範囲】
  1. 1 制御機構として、コンピユータモード命令群
    の命令を解釈実行するコンピユータモード制御機
    構と、シーケンサモード命令群の各々の命令を解
    釈実行するシーケンサモード制御機構を有し、各
    コンピユータモード命令群およびシーケンサモー
    ド命令群中にそれぞれ他のモードへのモード切替
    命令を設け、且つ各制御機構にそれぞれモード切
    替命令を判読した場合に他のモードへの切替を行
    なわせるモード切替用制御モジユールを設けたデ
    ータ処理装置において、コンピユータモード制御
    機構とシーケンサモード制御機構のうち、どちら
    の制御機構を生かすかを決定するスイツチと、一
    方の制御機構に設けられたモード切替用制御モジ
    ユールによつてセツトされ、他方の制御機構に設
    けられたモード切替用制御モジユールによつてリ
    セツトされるモードフリツプフロツプを設け、該
    モードフリツプフロツプの出力により該スイツチ
    を制御し、交互に他方の制御機構を生かすように
    したことを特徴とするコンピユータとシーケンサ
    の両方の処理能力を持つデータ処理装置。
JP1050178A 1978-02-03 1978-02-03 Data processor capable of processing as both computer and sequencer Granted JPS54104258A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1050178A JPS54104258A (en) 1978-02-03 1978-02-03 Data processor capable of processing as both computer and sequencer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1050178A JPS54104258A (en) 1978-02-03 1978-02-03 Data processor capable of processing as both computer and sequencer

Publications (2)

Publication Number Publication Date
JPS54104258A JPS54104258A (en) 1979-08-16
JPS6135563B2 true JPS6135563B2 (ja) 1986-08-13

Family

ID=11751937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1050178A Granted JPS54104258A (en) 1978-02-03 1978-02-03 Data processor capable of processing as both computer and sequencer

Country Status (1)

Country Link
JP (1) JPS54104258A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148001A (ja) * 1984-08-15 1986-03-08 Hitachi Ltd プログラマブルコントロ−ラ
JPS625308U (ja) * 1985-06-21 1987-01-13

Also Published As

Publication number Publication date
JPS54104258A (en) 1979-08-16

Similar Documents

Publication Publication Date Title
JPS5849881B2 (ja) デ−タシヨリソウチ
JPH02156334A (ja) 情報処理装置
US4592010A (en) Memory-programmable controller
CA1323703C (en) Programmable logic controller including a function block processor and a bit processor
JPS6135563B2 (ja)
JPH0321923B2 (ja)
WO2000067083A1 (fr) Procede de programmation d'organe de commande de mouvement
KR920003747B1 (ko) Plc형 입출력 접점을 갖는 nc 제어방법
JPH0224721A (ja) プログラム制御装置
KR920005228B1 (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
WO1991015815A1 (en) System for executing instruction of pc
JPS60241104A (ja) デイジタル制御装置の演算方法
JPH0548490B2 (ja)
JPS6148001A (ja) プログラマブルコントロ−ラ
JPH03211628A (ja) 割込み制御方法
JPH1011286A (ja) マイクロプロセッサ及びプログラマブルコントローラ
JP2004259010A (ja) マルチシーケンス型シーケンス制御装置
JPS63141105A (ja) プログラマブルコントロ−ラ
JP2793809B2 (ja) プログラマブルコントローラの応用命令処理方式
JPS6175449A (ja) 入出力制御装置の内部構成制御デ−タ可変方式
JPH0468439A (ja) 情報処理装置
JPS63285663A (ja) コ・プロセッサ制御方式
JPH0115902B2 (ja)
JPH02176832A (ja) マイクロコンピュータ
JPS624729B2 (ja)