JPH0564372B2 - - Google Patents
Info
- Publication number
- JPH0564372B2 JPH0564372B2 JP27263884A JP27263884A JPH0564372B2 JP H0564372 B2 JPH0564372 B2 JP H0564372B2 JP 27263884 A JP27263884 A JP 27263884A JP 27263884 A JP27263884 A JP 27263884A JP H0564372 B2 JPH0564372 B2 JP H0564372B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- central processing
- storage means
- main central
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は演算処理装置の演算処理データを入力
する入力装置に関し、特に演算処理装置の処理動
作中に別の演算処理データを入力することができ
る演算処理データの入力装置に関する。
する入力装置に関し、特に演算処理装置の処理動
作中に別の演算処理データを入力することができ
る演算処理データの入力装置に関する。
〔従来の技術〕
従来のこの種の装置として第４図に示すものが
あつた。第４図に従来の演算処理データの入力装
置の全体回路ブロツク図を示し、同図において演
算処理データの入力装置は、周辺装置の制御に必
要な演算処理を行なう主演算処理手段１と、該主
演算処理手段１の演算処理に必要な処理データで
あるプログラムを格納するプログラム記憶手段２
と、該プログラム記憶手段２に格納するプログラ
ムを上記主演算処理手段１の制御下に作成するプ
ログラム作成手段６とを備えて構成される。
あつた。第４図に従来の演算処理データの入力装
置の全体回路ブロツク図を示し、同図において演
算処理データの入力装置は、周辺装置の制御に必
要な演算処理を行なう主演算処理手段１と、該主
演算処理手段１の演算処理に必要な処理データで
あるプログラムを格納するプログラム記憶手段２
と、該プログラム記憶手段２に格納するプログラ
ムを上記主演算処理手段１の制御下に作成するプ
ログラム作成手段６とを備えて構成される。
上記プログラム作成手段６は、タイミング等を
同期させる周辺装置インターフエース部５を介し
てバス８に接続され、このバス８にて主演算処理
手段１の指令を受けると共にプログラム記憶手段
２にて作成したプログラムを出力する。
同期させる周辺装置インターフエース部５を介し
てバス８に接続され、このバス８にて主演算処理
手段１の指令を受けると共にプログラム記憶手段
２にて作成したプログラムを出力する。
次に上記従来の演算処理データの入力装置の動
作について説明する。まず、主中央演算処理手段
１がプログラム記憶手段２に格納されているプロ
グラムに基づいて演算処理の動作中である場合に
上記現在動作中のプログラムを別のプログラムに
入れ換えるには、主中央演算処理手段１が演算処
理の動作が終了し停止状態となつた後、外部より
入出力（Ｉ／Ｏ）部７を介して主中央演算処理手
段１に別のプログラムの入力動作を指令し、この
指令を受けた主中央演算処理手段１がプログラム
作成手段６にプログラムの作成を命令して作成さ
れたプログラムをプログラム記憶手段２に格納す
る。このようにして別のプログラムがプログラム
記憶手段２に前のプログラムと同様に別のプログ
ラムが格納されることとなる。
作について説明する。まず、主中央演算処理手段
１がプログラム記憶手段２に格納されているプロ
グラムに基づいて演算処理の動作中である場合に
上記現在動作中のプログラムを別のプログラムに
入れ換えるには、主中央演算処理手段１が演算処
理の動作が終了し停止状態となつた後、外部より
入出力（Ｉ／Ｏ）部７を介して主中央演算処理手
段１に別のプログラムの入力動作を指令し、この
指令を受けた主中央演算処理手段１がプログラム
作成手段６にプログラムの作成を命令して作成さ
れたプログラムをプログラム記憶手段２に格納す
る。このようにして別のプログラムがプログラム
記憶手段２に前のプログラムと同様に別のプログ
ラムが格納されることとなる。
以上説明したように従来の演算処理データの入
力装置は、別のプログラムの格納もしくは入れ換
えを行なう場合には主中央演算処理手段１が演算
処理の動作を停止しているとき以外には別のプロ
グラムの格納もしくは入れ換え動作ができないと
いう欠点を有していた。また、現在動作中のプロ
グラムに引き続いて別のプログラムを主中央演算
処理手段１に動作させる場合には、予め動作中の
プログラムと同時に別のプログラムを格納してお
く必要があり、動作中のプログラムに新たなプロ
グラムを後に付加して連続動作させることはでき
ないという欠点があつた。
力装置は、別のプログラムの格納もしくは入れ換
えを行なう場合には主中央演算処理手段１が演算
処理の動作を停止しているとき以外には別のプロ
グラムの格納もしくは入れ換え動作ができないと
いう欠点を有していた。また、現在動作中のプロ
グラムに引き続いて別のプログラムを主中央演算
処理手段１に動作させる場合には、予め動作中の
プログラムと同時に別のプログラムを格納してお
く必要があり、動作中のプログラムに新たなプロ
グラムを後に付加して連続動作させることはでき
ないという欠点があつた。
本発明は上記点に鑑みてなされたもので、一方
のプログラムが動作中であつても異なるプログラ
ムを外部指令に基づきプログラム記憶手段に格納
し、一方のプログラムの終了後連続して異なるプ
ログラムに基づいて主中央演算処理手段の演算処
理が可能となる演算処理データの入力装置を提案
することを目的とする。
のプログラムが動作中であつても異なるプログラ
ムを外部指令に基づきプログラム記憶手段に格納
し、一方のプログラムの終了後連続して異なるプ
ログラムに基づいて主中央演算処理手段の演算処
理が可能となる演算処理データの入力装置を提案
することを目的とする。
本発明に係る演算処理データの入力装置は、周
辺装置の制御に必要な演算処理を行なう主中央演
算処理手段と、該主中央演算処理手段の演算処理
に必要なプログラムを格納する複数の記憶手段
と、該複数の記憶手段に記憶させるプログラムを
作成すると共に上記主中央演算処理手段が処理す
る主プログラムの最終ステツプに、他の記憶手段
に記憶された副プログラムへの処理の移行を示す
命令を付加するプログラム作成手段と、上記複数
の記憶手段のうちいずれかを上記主中央演算処理
手段の制御から分離し、外部指令の制御下に切換
える切換手段と、分離された記憶手段に上記外部
指令の下に、上記プログラム作成手段で作成され
た副プログラムを格納させるプログラム格納手段
とを備える。
辺装置の制御に必要な演算処理を行なう主中央演
算処理手段と、該主中央演算処理手段の演算処理
に必要なプログラムを格納する複数の記憶手段
と、該複数の記憶手段に記憶させるプログラムを
作成すると共に上記主中央演算処理手段が処理す
る主プログラムの最終ステツプに、他の記憶手段
に記憶された副プログラムへの処理の移行を示す
命令を付加するプログラム作成手段と、上記複数
の記憶手段のうちいずれかを上記主中央演算処理
手段の制御から分離し、外部指令の制御下に切換
える切換手段と、分離された記憶手段に上記外部
指令の下に、上記プログラム作成手段で作成され
た副プログラムを格納させるプログラム格納手段
とを備える。
〔作用〕
本発明によれば、切換手段にて外部指令の制御
下に切換えられた記憶手段に上記外部指令に基づ
いて主中央演算処理手段の演算処理に必要な処理
データを格納できることとなり、主中央演算処理
手段の動作中であつても別の処理データを格納
し、現在の処理データの動作に引き続いて別の処
理データにて動作させる。
下に切換えられた記憶手段に上記外部指令に基づ
いて主中央演算処理手段の演算処理に必要な処理
データを格納できることとなり、主中央演算処理
手段の動作中であつても別の処理データを格納
し、現在の処理データの動作に引き続いて別の処
理データにて動作させる。
以下、本発明の一実施例を第１図、第２図及び
第３図に基づいて前記第４図に示す従来装置と同
一又は相当部分の説明を省略して説明する。第１
図に本実施例に係る演算処理データの入力装置の
全体回路ブロツク図、第２図に第１図に示す実施
例の動作を説明するためのプログラムの図表及び
第３図に第１図の動作説明のフローチヤートを
各々示し、上記各図において本実施例に係る演算
処理データの入力装置は、周辺装置の制御に必要
な演算処理を行なう主中央演算処理手段１と、該
主中央演算処理手段１の演算処理に必要な処理デ
ータであるプログラムを格納する主及び副の各プ
ログラム記憶手段２，３と、該副プログラム記憶
手段３を上記主中央演算処理手段１の制御から分
離し、Ｉ／Ｏ部７を介して入力される外部指令の
制御下に切換えるバス切換手段４と、上記主及び
副の各プログラム記憶手段２，３に格納するプロ
グラムを作成するプログラム作成手段６とを備
え、外部指令の制御下に切換えられた副プログラ
ム記憶手段３に外部指令に基づいて上記プログラ
ム作成手段６で作成された副プログラムを格納
し、上記主プログラム記憶手段に格納される主プ
ログラムの最終ステツプにプログラム変更命令を
入力しておき、上記主プログラムに基づく主中央
演算処理手段１の動作終了後引き続いて、上記バ
ス切換手段４の切換動作により外部指令の制御下
におかれた副プログラム記憶手段３に格納される
副プログラムにより主中央演算処理手段１を動作
させる構成とされる。上記プログラム作成手段６
は、副プログラム記憶手段３が外部指令の制御下
に切換えられる際には、同時に前記切換手段４に
て外部指令の制御下におかれ、外部指令に基づい
てプログラム作成動作を開始・遂行するものであ
る。
第３図に基づいて前記第４図に示す従来装置と同
一又は相当部分の説明を省略して説明する。第１
図に本実施例に係る演算処理データの入力装置の
全体回路ブロツク図、第２図に第１図に示す実施
例の動作を説明するためのプログラムの図表及び
第３図に第１図の動作説明のフローチヤートを
各々示し、上記各図において本実施例に係る演算
処理データの入力装置は、周辺装置の制御に必要
な演算処理を行なう主中央演算処理手段１と、該
主中央演算処理手段１の演算処理に必要な処理デ
ータであるプログラムを格納する主及び副の各プ
ログラム記憶手段２，３と、該副プログラム記憶
手段３を上記主中央演算処理手段１の制御から分
離し、Ｉ／Ｏ部７を介して入力される外部指令の
制御下に切換えるバス切換手段４と、上記主及び
副の各プログラム記憶手段２，３に格納するプロ
グラムを作成するプログラム作成手段６とを備
え、外部指令の制御下に切換えられた副プログラ
ム記憶手段３に外部指令に基づいて上記プログラ
ム作成手段６で作成された副プログラムを格納
し、上記主プログラム記憶手段に格納される主プ
ログラムの最終ステツプにプログラム変更命令を
入力しておき、上記主プログラムに基づく主中央
演算処理手段１の動作終了後引き続いて、上記バ
ス切換手段４の切換動作により外部指令の制御下
におかれた副プログラム記憶手段３に格納される
副プログラムにより主中央演算処理手段１を動作
させる構成とされる。上記プログラム作成手段６
は、副プログラム記憶手段３が外部指令の制御下
に切換えられる際には、同時に前記切換手段４に
て外部指令の制御下におかれ、外部指令に基づい
てプログラム作成動作を開始・遂行するものであ
る。
次に上記本実施例に係る演算処理データの入力
装置の動作について説明する。まず、主中央演算
処理手段１が主プログラム記憶手段２に格納され
た主プログラムに基づいて動作中である場合（第
３図の主プログラム実行）において、新たなプロ
グラムである副プログラムを格納するには、Ｉ／
Ｏ部７を介して外部指令がバス切換手段４にバス
８の切換えを行なわせ、上記切換えられたバス８
により副プログラム記憶手段３、周辺装置インタ
ーフエース部５及びプログラム作成手段６を外部
指令の制御下におく。上記外部指令の制御下にお
かれたプログラム作成手段６は副プログラムを作
成し、この副プログラムを外部指令の指令に基づ
き副プログラム記憶手段３に格納されるべく出力
する。この副プログラムの格納終了と同時に上記
副プログラム記憶手段３、周辺装置インターフエ
ース部５及びプログラム作成手段６は再び主中央
演算処理手段１の制御下にもどる。
装置の動作について説明する。まず、主中央演算
処理手段１が主プログラム記憶手段２に格納され
た主プログラムに基づいて動作中である場合（第
３図の主プログラム実行）において、新たなプロ
グラムである副プログラムを格納するには、Ｉ／
Ｏ部７を介して外部指令がバス切換手段４にバス
８の切換えを行なわせ、上記切換えられたバス８
により副プログラム記憶手段３、周辺装置インタ
ーフエース部５及びプログラム作成手段６を外部
指令の制御下におく。上記外部指令の制御下にお
かれたプログラム作成手段６は副プログラムを作
成し、この副プログラムを外部指令の指令に基づ
き副プログラム記憶手段３に格納されるべく出力
する。この副プログラムの格納終了と同時に上記
副プログラム記憶手段３、周辺装置インターフエ
ース部５及びプログラム作成手段６は再び主中央
演算処理手段１の制御下にもどる。
次に、上記主プログラムに引き続いて副プログ
ラムにより主中央演算処理手段１を動作させる場
合には、主プログラムの最終ステツプに外部指令
に基づき閉成する常開接点命令（MO）とプログ
ラム変更命令（CHANGE）とを予め設けて構成
し、上記副プログラムが副プログラム記憶手段３
に格納された後に常閉接点命令（MO）が閉成す
る命令となり、プログラム変更命令が主中央演算
処理手段１に入力され、自動的に主プログラムに
引き続いて副プログラムにより動作されることと
なる（第３図の副プログラム実行）。
ラムにより主中央演算処理手段１を動作させる場
合には、主プログラムの最終ステツプに外部指令
に基づき閉成する常開接点命令（MO）とプログ
ラム変更命令（CHANGE）とを予め設けて構成
し、上記副プログラムが副プログラム記憶手段３
に格納された後に常閉接点命令（MO）が閉成す
る命令となり、プログラム変更命令が主中央演算
処理手段１に入力され、自動的に主プログラムに
引き続いて副プログラムにより動作されることと
なる（第３図の副プログラム実行）。
なお、上記バス切換手段４は主中央演算処理手
段１の主プログラム実行中信号が入力されると共
に外部指令がＩ／Ｏ部７を介して入力され、上記
信号及び指令により外部指令もしくは主中央演算
処理手段１のいずれかの制御下におくか判断し切
換え動作を行なう（第３図の切換手段判断）。
段１の主プログラム実行中信号が入力されると共
に外部指令がＩ／Ｏ部７を介して入力され、上記
信号及び指令により外部指令もしくは主中央演算
処理手段１のいずれかの制御下におくか判断し切
換え動作を行なう（第３図の切換手段判断）。
なお、上記実施例においてはバス切換手段４が
副プログラム記憶手段３を主中央演算処理手段１
の制御から外部指令の制御下に切換える構成を採
つたが、主プログラム記憶手段２を上記副プログ
ラム記憶手段３と同様に切換える構成としてもよ
い。
副プログラム記憶手段３を主中央演算処理手段１
の制御から外部指令の制御下に切換える構成を採
つたが、主プログラム記憶手段２を上記副プログ
ラム記憶手段３と同様に切換える構成としてもよ
い。
本発明は以上説明したとおり、周辺装置の制御
に必要な演算処理を行なう主中央演算処理手段
と、該主中央演算処理手段の演算処理に必要な処
理データを格納する複数記憶手段と、該複数の記
憶手段のいずれかを上記主中央演算処理手段の制
御から分離し、外部指令の制御下に切換える切換
手段とを備え、上記切換手段の切換動作により上
記記憶手段のいずれかを主中央演算処理手段もし
くは外部指令の制御において別の処理データを格
納し、上記処理データに引き続いて別の処理デー
タで主中央演算処理手段を動作させる構成を採つ
たことから、切換手段にて外部指令の制御下に切
換えられた記憶手段に上記外部指令に基づいて主
中央演算処理手段の演算処理に必要な処理データ
を格納できることとなり、主中央演算処理手段の
動作中であつても別の処理データを格納できると
い効果を奏する。また、主中央演算処理手段は現
在のプログラムの処理終了後、記憶手段に格納し
たプログラムを連続して処理できるため、記憶手
段の記憶容量に拘わらず大規模なプログラムを連
続処理できるという効果を併有する。
に必要な演算処理を行なう主中央演算処理手段
と、該主中央演算処理手段の演算処理に必要な処
理データを格納する複数記憶手段と、該複数の記
憶手段のいずれかを上記主中央演算処理手段の制
御から分離し、外部指令の制御下に切換える切換
手段とを備え、上記切換手段の切換動作により上
記記憶手段のいずれかを主中央演算処理手段もし
くは外部指令の制御において別の処理データを格
納し、上記処理データに引き続いて別の処理デー
タで主中央演算処理手段を動作させる構成を採つ
たことから、切換手段にて外部指令の制御下に切
換えられた記憶手段に上記外部指令に基づいて主
中央演算処理手段の演算処理に必要な処理データ
を格納できることとなり、主中央演算処理手段の
動作中であつても別の処理データを格納できると
い効果を奏する。また、主中央演算処理手段は現
在のプログラムの処理終了後、記憶手段に格納し
たプログラムを連続して処理できるため、記憶手
段の記憶容量に拘わらず大規模なプログラムを連
続処理できるという効果を併有する。
第１図は本発明の一実施例に係る演算処理デー
タの入力装置の全体回路ブロツク図、第２図は第
１図に示す実施例の動作を説明するためのプログ
ラムの図表、第３図は第１図に示す実施例の動作
説明のフローチヤート、第４図は従来の演算処理
データの入力装置の全体回路ブロツク図を示す。 １……主中央演算処理手段、２……（主）プロ
グラム記憶手段、３……副プログラム記憶手段、
４……バス切換手段、５……周辺装置インターフ
エース部、６……プログラム作成手段、７……入
出力（Ｉ／Ｏ）部、８……バス。なお、図中同一
符号は同一又は相当部分を示すものとする。
タの入力装置の全体回路ブロツク図、第２図は第
１図に示す実施例の動作を説明するためのプログ
ラムの図表、第３図は第１図に示す実施例の動作
説明のフローチヤート、第４図は従来の演算処理
データの入力装置の全体回路ブロツク図を示す。 １……主中央演算処理手段、２……（主）プロ
グラム記憶手段、３……副プログラム記憶手段、
４……バス切換手段、５……周辺装置インターフ
エース部、６……プログラム作成手段、７……入
出力（Ｉ／Ｏ）部、８……バス。なお、図中同一
符号は同一又は相当部分を示すものとする。
Claims (1)
- １ 周辺装置の制御に必要な演算処理を行なう主
中央演算処理手段と、該主中央演算処理手段の演
算処理に必要なプログラムを格納する複数の記憶
手段と、該複数の記憶手段に記憶させるプログラ
ムを作成すると共に上記主中央演算処理手段が処
理する主プログラムの最終ステツプに、他の記憶
手段に記憶された副プログラムへの処理の移行を
示す命令を付加するプログラム作成手段と、上記
複数の記憶手段のうちいずれかを上記主中央演算
処理手段の制御から分離し、外部指令の制御下に
切換える切換手段と、分離された記憶手段に上記
外部指令の下に、上記プログラム作成手段で作成
された副プログラムを格納させるプログラム格納
手段とを備えたことを特徴とする演算処理データ
の入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27263884A JPS61148531A (ja) | 1984-12-24 | 1984-12-24 | 演算処理デ−タの入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27263884A JPS61148531A (ja) | 1984-12-24 | 1984-12-24 | 演算処理デ−タの入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148531A JPS61148531A (ja) | 1986-07-07 |
| JPH0564372B2 true JPH0564372B2 (ja) | 1993-09-14 |
Family
ID=17516710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27263884A Granted JPS61148531A (ja) | 1984-12-24 | 1984-12-24 | 演算処理デ−タの入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148531A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731166B2 (ja) * | 1988-06-23 | 1998-03-25 | 松下電器産業株式会社 | プログラマブルコントローラ |
| JP4816498B2 (ja) * | 2007-02-22 | 2011-11-16 | 株式会社日立製作所 | 制御装置及びそれを用いた光ディスク装置 |
-
1984
- 1984-12-24 JP JP27263884A patent/JPS61148531A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148531A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| US5291389A (en) | Sequential function chart (SFC) controller for controlling a machine in reverse operation | |
| JPH0564372B2 (ja) | ||
| JPH0336606A (ja) | 数値制御装置 | |
| JPH02202604A (ja) | 外部拡張型プログラマブル・コントローラ | |
| JP3460747B2 (ja) | 数値制御装置 | |
| JPH11134010A (ja) | プログラマブルコントローラにおけるプログラム実行方法 | |
| JPH0460805A (ja) | シーケンス・プログラム作成方法 | |
| JPH0235536A (ja) | オンラインファイル索引部更新処理方式 | |
| JPH02300801A (ja) | 数値制御装置 | |
| JPS61187008A (ja) | ラダ−回路の入力方法 | |
| JPH0269804A (ja) | 数値制御装置 | |
| JPS58178404A (ja) | シ−ケンスコントロ−ラの外部演算ユニツト | |
| JPH01226065A (ja) | マイクロプロセッサシステム | |
| JPH1195825A (ja) | 数値制御プログラムの実行方法 | |
| JPS6336320A (ja) | プログラマブルコントロ−ラ | |
| JPH04233006A (ja) | プログラマブルコントローラ | |
| JPS6249516A (ja) | 数値制御装置 | |
| JPS6393056A (ja) | マイクロプログラム制御方式 | |
| JPH01116737A (ja) | 電源制御装置 | |
| JPH01194003A (ja) | Ｐｃ装置の制御方式 | |
| JPH06309019A (ja) | 数値制御システム | |
| JPH0580940A (ja) | 補助記憶装置デユアルシステム | |
| JPH07121226A (ja) | ロボツト制御装置 | |
| JPS60254203A (ja) | プログラマブルコントロ−ラの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |