JPH01226065A - マイクロプロセッサシステム - Google Patents
マイクロプロセッサシステムInfo
- Publication number
- JPH01226065A JPH01226065A JP5171588A JP5171588A JPH01226065A JP H01226065 A JPH01226065 A JP H01226065A JP 5171588 A JP5171588 A JP 5171588A JP 5171588 A JP5171588 A JP 5171588A JP H01226065 A JPH01226065 A JP H01226065A
- Authority
- JP
- Japan
- Prior art keywords
- crt
- microprocessor
- input
- data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプロセッサが、当該マイクロプロ
セッサにバス接続されている入出力装置の、入出力デー
タの転送を行うマイクロプロセッサシステムに関するも
のである。
セッサにバス接続されている入出力装置の、入出力デー
タの転送を行うマイクロプロセッサシステムに関するも
のである。
第４図は例えば日立評論６８巻６号（１９８６年日立製
作所発行）の第２１〜２６頁に示された従来のマイクロ
プロセッサシステムを示すブロック図であり、図におい
て、１はマイクロプロセッサ、２はこのマイクロプロセ
ッサ１が必要とするデータ類を格納する主メモリ、３は
マイクロプロセッサ１と主メモリ２とを結ぶ内部パス、
４は内部バス３に接続されたフロッピーディスク、５は
入出力装置の１つとして内部パス３に接続され、マイク
ロプロセッサ１からのデータの表示を行うＣＲＴデイス
プレィ、６は入出力装置の１つとして内部ハス３に接続
され、マイクロプロセッサ１へのデータを入力するキー
ボード、Ｔは入出力装置の１つとして内部パス３に接続
され、マイクロッ日セッサ１からのデータを印字するプ
リンタ、８は内部パス３に接続された固定ディスク、９
゛は入出力装置の１つとして内部パス３に接続され、他
のシステムとの通信を行う伝送インタフェースである。
作所発行）の第２１〜２６頁に示された従来のマイクロ
プロセッサシステムを示すブロック図であり、図におい
て、１はマイクロプロセッサ、２はこのマイクロプロセ
ッサ１が必要とするデータ類を格納する主メモリ、３は
マイクロプロセッサ１と主メモリ２とを結ぶ内部パス、
４は内部バス３に接続されたフロッピーディスク、５は
入出力装置の１つとして内部パス３に接続され、マイク
ロプロセッサ１からのデータの表示を行うＣＲＴデイス
プレィ、６は入出力装置の１つとして内部ハス３に接続
され、マイクロプロセッサ１へのデータを入力するキー
ボード、Ｔは入出力装置の１つとして内部パス３に接続
され、マイクロッ日セッサ１からのデータを印字するプ
リンタ、８は内部パス３に接続された固定ディスク、９
゛は入出力装置の１つとして内部パス３に接続され、他
のシステムとの通信を行う伝送インタフェースである。
また、第５図はその要部を示すブロック図であリ、図に
おいて、１．２．３．５はそれぞれ、前述のマイクロプ
ロセッサ、主メモリ、内部バス、ＣＲＴデイスプレィで
あり、１０は内部バス３とＣＲＴデイスプレイ５との間
に配置されたＣＲＴコントローラである。
おいて、１．２．３．５はそれぞれ、前述のマイクロプ
ロセッサ、主メモリ、内部バス、ＣＲＴデイスプレィで
あり、１０は内部バス３とＣＲＴデイスプレイ５との間
に配置されたＣＲＴコントローラである。
次に動作について説明する。まず、マイクロプロセッサ
１はフロッピーディスク４、もしくは固定ディスク８に
格納されているプログラム等のデータ類の中から、処理
に必要なものを内部バス３を介して主メモリ２へ転送す
る。次に、マイクロプロセッサ１はこの転送された主メ
モリ２内のプログラムに従って処理を行い、入出力装置
としてのＣＲＴデイスプレイ５、キーボード６、プリン
タ７、伝送インタフェース９に入出力されるデータの転
送を、内部バス３を介して実行する。ＣＲＴデイスプレ
イ５にデータを表示する場合、マイクロプロセッサ１は
ＣＲＴコントローラ１０に対してデータ表示のためのコ
マンドを送り、このコマンドを受けたＣＲＴコントロー
ラ１０は所定のデータをＣＲＴデイスプレイ５に表示す
る。
１はフロッピーディスク４、もしくは固定ディスク８に
格納されているプログラム等のデータ類の中から、処理
に必要なものを内部バス３を介して主メモリ２へ転送す
る。次に、マイクロプロセッサ１はこの転送された主メ
モリ２内のプログラムに従って処理を行い、入出力装置
としてのＣＲＴデイスプレイ５、キーボード６、プリン
タ７、伝送インタフェース９に入出力されるデータの転
送を、内部バス３を介して実行する。ＣＲＴデイスプレ
イ５にデータを表示する場合、マイクロプロセッサ１は
ＣＲＴコントローラ１０に対してデータ表示のためのコ
マンドを送り、このコマンドを受けたＣＲＴコントロー
ラ１０は所定のデータをＣＲＴデイスプレイ５に表示す
る。
従来のマイクロプロセッサシステムは以上のように構成
されているので、ＣＲＴデイスプレイ５、キーボード６
、プリンタ７などの入出力装置のデータを随時取り込む
ことが必要となって、過去のデータを用いる場合に、マ
イクロプロセッサ１が当該入出力装置に占有されてしま
うという問題点があり、また、ＣＲＴデイスプレイ５の
場合、表示時に所定のコマンドをマイクロプロセッサ１
からＣＲＴコントローラ１０へ送ることが必要で、表示
速度が遅くなるなどの問題点があった。
されているので、ＣＲＴデイスプレイ５、キーボード６
、プリンタ７などの入出力装置のデータを随時取り込む
ことが必要となって、過去のデータを用いる場合に、マ
イクロプロセッサ１が当該入出力装置に占有されてしま
うという問題点があり、また、ＣＲＴデイスプレイ５の
場合、表示時に所定のコマンドをマイクロプロセッサ１
からＣＲＴコントローラ１０へ送ることが必要で、表示
速度が遅くなるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、マイクロプロセッサが必要な時にデータの入
出力を行うことができ、ＣＲＴデイスプレィへの表示を
高速で切り換え可能なマイクロプロセッサシステムを得
ることを目的とする。
たもので、マイクロプロセッサが必要な時にデータの入
出力を行うことができ、ＣＲＴデイスプレィへの表示を
高速で切り換え可能なマイクロプロセッサシステムを得
ることを目的とする。
この発明に係るマイクロプロセッサシステムは、マイク
ロプロセッサと入出力装置との間に、入出力されるデー
タを一時記憶する補助メモリを配置し、この補助メモリ
のデータ更新を切り換えるスイッチを設けたものである
。
ロプロセッサと入出力装置との間に、入出力されるデー
タを一時記憶する補助メモリを配置し、この補助メモリ
のデータ更新を切り換えるスイッチを設けたものである
。
この発明におけるマイクロプロセッサシステムは、入出
力装置の現時点でのデータを補助メモリに一時蓄え、補
助メモリのデータ更新を切り換えるスイッチによって、
入出力装置の過去及び現在のデータの切り換えを行う。
力装置の現時点でのデータを補助メモリに一時蓄え、補
助メモリのデータ更新を切り換えるスイッチによって、
入出力装置の過去及び現在のデータの切り換えを行う。
以下、この発明の一実施例を図について説明する。第１
図において、１はマイクロプロセッサ、２は主メモリ、
３は内部バス、５は入出力装置としてのＣＲＴデイスプ
レィ、１０はＣＲＴコントローラであり、第５図に同一
符号を付した従来のそれらと同一、あるいは相当部分で
あるため詳細な説明は省略する。また、１１はＣＲＴデ
イスプレイ５とマイクロプロセッサ１との間に配置され
て、ＣＲＴデイスプレイ５のデータを一時記憶する補助
メモリであり、この実施例ではＣＲＴデイスプレイ５と
ＣＲＴコントローラ１０との間に配置されている。また
、第２図はその補助メモ１月１部分の詳細を示すブロッ
ク図であり、図において、１２．１３は補助メモリ１１
を構成する第１及び第２のメモリユニット、１４は第１
のメモリユニット１２と第２のメモリユニット１３とを
ＣＲＴコントローラ１０に選択接続する第１のスイッチ
、１５は第１のメモリユニット１２と第２のメモリユニ
ット１３とをＣＲＴデイスプレイ５に選択接続する第２
のスイッチであり、この第１のスイッチ１４と第２のス
イッチ１５とは一方が第１のメモリユニット１２を選択
している時には他方が第２のメモリユニット１３を選択
するというように、互いに相補的な動作を行っている。
図において、１はマイクロプロセッサ、２は主メモリ、
３は内部バス、５は入出力装置としてのＣＲＴデイスプ
レィ、１０はＣＲＴコントローラであり、第５図に同一
符号を付した従来のそれらと同一、あるいは相当部分で
あるため詳細な説明は省略する。また、１１はＣＲＴデ
イスプレイ５とマイクロプロセッサ１との間に配置され
て、ＣＲＴデイスプレイ５のデータを一時記憶する補助
メモリであり、この実施例ではＣＲＴデイスプレイ５と
ＣＲＴコントローラ１０との間に配置されている。また
、第２図はその補助メモ１月１部分の詳細を示すブロッ
ク図であり、図において、１２．１３は補助メモリ１１
を構成する第１及び第２のメモリユニット、１４は第１
のメモリユニット１２と第２のメモリユニット１３とを
ＣＲＴコントローラ１０に選択接続する第１のスイッチ
、１５は第１のメモリユニット１２と第２のメモリユニ
ット１３とをＣＲＴデイスプレイ５に選択接続する第２
のスイッチであり、この第１のスイッチ１４と第２のス
イッチ１５とは一方が第１のメモリユニット１２を選択
している時には他方が第２のメモリユニット１３を選択
するというように、互いに相補的な動作を行っている。
次に動作について説明する。第３図はその動作説明のた
めのタイムチャートであり、同図（ａｌは第１のスイッ
チ１４と第２のスイッチ１５とが一定周期で切り換え動
作を行っている画面更新中の動作状態を示すものであり
、同図（ｂ）は第１のスイッチ１４と第２のスイッチ１
５が外部からの画面更新命令、画面停止命令によって動
作しズいる画面更新／停止の動作状態を示すものである
。また、図において、ＡはＣＲＴコントローラ１０の出
力、Ｂは第１のスイッチ１４の状態、Ｃは第２のスイッ
チ１５の状態、Ｄは第１のメモリユニット１２の内容、
Ｅは第２のメモリユニット１３の内容、ＦはＣＲＴデイ
スプレィ５の表示をそれぞれ示している。
めのタイムチャートであり、同図（ａｌは第１のスイッ
チ１４と第２のスイッチ１５とが一定周期で切り換え動
作を行っている画面更新中の動作状態を示すものであり
、同図（ｂ）は第１のスイッチ１４と第２のスイッチ１
５が外部からの画面更新命令、画面停止命令によって動
作しズいる画面更新／停止の動作状態を示すものである
。また、図において、ＡはＣＲＴコントローラ１０の出
力、Ｂは第１のスイッチ１４の状態、Ｃは第２のスイッ
チ１５の状態、Ｄは第１のメモリユニット１２の内容、
Ｅは第２のメモリユニット１３の内容、ＦはＣＲＴデイ
スプレィ５の表示をそれぞれ示している。
第２図において、ＣＲＴデイスプレィ５にデータを表示
する場合、マイクロプロセッサ１は、従来の場合と同様
にして主メモリ２に格納したプログラムに従って、画面
表示のためのコマンドを内部バス３を介してＣＲＴコン
トローラ１０に与える。゛ここで、第３図（ａｌに示す
ように、第１のメモリユニット１２の内容が■、第２の
メモリユニット１３の内容が■の時、ＣＲＴコントロー
ラ１０の出力が■となり、第１のスイッチ１４が”Ａ”
側、第２のスイッチ１５が”Ｂ”側に切り換えられると
、第１のメモリユニット１２の内容が■から■に更新さ
れ、ＣＲＴデイスプレィ５の画面には第２のメモリユニ
ット１３の内容■が表示される。次に、一定周期の時間
が経過して、ＣＲＴコントローラ１０の出力が■となり
、第１のスイッチ１４が”Ｂ”側、第２のスイッチ１５
が”Ａ”側に切り換えられると、第２のメモリユニット
１３の内容が■から■に更新され、ＣＲＴデイスプレィ
５の画面には第１のメモリユニット１２の内容■が表示
される。以下同様にして、スイッチ１４及び１５が前記
一定の周期で切り換えられる都度、ＣＲＴコントローラ
１０の出力が、所定の時間遅れをもってＣＲＴデイスプ
レィ５の画面上に表示される。
する場合、マイクロプロセッサ１は、従来の場合と同様
にして主メモリ２に格納したプログラムに従って、画面
表示のためのコマンドを内部バス３を介してＣＲＴコン
トローラ１０に与える。゛ここで、第３図（ａｌに示す
ように、第１のメモリユニット１２の内容が■、第２の
メモリユニット１３の内容が■の時、ＣＲＴコントロー
ラ１０の出力が■となり、第１のスイッチ１４が”Ａ”
側、第２のスイッチ１５が”Ｂ”側に切り換えられると
、第１のメモリユニット１２の内容が■から■に更新さ
れ、ＣＲＴデイスプレィ５の画面には第２のメモリユニ
ット１３の内容■が表示される。次に、一定周期の時間
が経過して、ＣＲＴコントローラ１０の出力が■となり
、第１のスイッチ１４が”Ｂ”側、第２のスイッチ１５
が”Ａ”側に切り換えられると、第２のメモリユニット
１３の内容が■から■に更新され、ＣＲＴデイスプレィ
５の画面には第１のメモリユニット１２の内容■が表示
される。以下同様にして、スイッチ１４及び１５が前記
一定の周期で切り換えられる都度、ＣＲＴコントローラ
１０の出力が、所定の時間遅れをもってＣＲＴデイスプ
レィ５の画面上に表示される。
また、第３図（ｂ）に示すように、第１のスイッチ１４
が”Ａ”側、第２のスイッチ１５が”Ｂ”側の時にそれ
らの動作が画面停止命令によって固定されると、第１の
メモリユニット１２の内容はＣＲＴコントローラ１０の
出力に従って■、■と逐次更新されてゆき、ＣＲＴデイ
スプレィ５の画面上には第２のメモリユニット１３の内
容■が継続して表示される。ここで画面更新命令が与え
られ、スイッチ１４及び１５が一定周期による切り換え
動作を再開すると、第１のスイッチ１４が”Ｂ″側、第
２のスイッチ１５が”Ａ”側に切り換えられ、第２のメ
モリユニット１３の内容が［相］からＣＲＴコントロー
ラ１０の出力［相］に更新され、ＣＲＴデイスプレィ５
の画面には第１のメモリユニット１２の内容Ｏが表示さ
れる。以下同様にして、スイッチ１４及び１５が切り換
え動作をする度に、ＣＲＴコントローラ１０の出力が所
定の遅れをもってＣＲＴデイスプレィ５の画面上に切り
換え表示される。
が”Ａ”側、第２のスイッチ１５が”Ｂ”側の時にそれ
らの動作が画面停止命令によって固定されると、第１の
メモリユニット１２の内容はＣＲＴコントローラ１０の
出力に従って■、■と逐次更新されてゆき、ＣＲＴデイ
スプレィ５の画面上には第２のメモリユニット１３の内
容■が継続して表示される。ここで画面更新命令が与え
られ、スイッチ１４及び１５が一定周期による切り換え
動作を再開すると、第１のスイッチ１４が”Ｂ″側、第
２のスイッチ１５が”Ａ”側に切り換えられ、第２のメ
モリユニット１３の内容が［相］からＣＲＴコントロー
ラ１０の出力［相］に更新され、ＣＲＴデイスプレィ５
の画面には第１のメモリユニット１２の内容Ｏが表示さ
れる。以下同様にして、スイッチ１４及び１５が切り換
え動作をする度に、ＣＲＴコントローラ１０の出力が所
定の遅れをもってＣＲＴデイスプレィ５の画面上に切り
換え表示される。
なお、上記実施例では補助メモリをＣＲＴコントローラ
とＣＲＴデイスプレィとの間に配置したものを示したが
、内部バスとＣＲＴコントローラとの間に配置してもよ
く、さらに、前記ＣＲＴコントローラは状況によっては
省略も可能である。
とＣＲＴデイスプレィとの間に配置したものを示したが
、内部バスとＣＲＴコントローラとの間に配置してもよ
く、さらに、前記ＣＲＴコントローラは状況によっては
省略も可能である。
また、上記実施例ではＣＲＴデイスプレィの場合につい
て説明したが、キーボード、プリンタ等、他の入出力装
置であってもよ（、上記実施例と同様の効果を奏する。
て説明したが、キーボード、プリンタ等、他の入出力装
置であってもよ（、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、マイクロプロセッサ
と入出力装置との間に、入出力されるデータを一時記憶
する補助メモリを配置し、この補助メモリのデータ更新
を切り換えるスイッチを設けた構成としたので、マイク
ロプロセッサが必要な時にデータの入出力を行うことが
でき、ＣＲＴデイスプレィへの表示を高速で切り換える
ことのできるマイクロプロセッサシステムが得られる効
果がある。
と入出力装置との間に、入出力されるデータを一時記憶
する補助メモリを配置し、この補助メモリのデータ更新
を切り換えるスイッチを設けた構成としたので、マイク
ロプロセッサが必要な時にデータの入出力を行うことが
でき、ＣＲＴデイスプレィへの表示を高速で切り換える
ことのできるマイクロプロセッサシステムが得られる効
果がある。
第１図はこの発明の一実施例によるマイクロプロセッサ
システムを示すブロック図、第２図はその要部の詳細を
示すブロック図、第３図はその動作を示すタイムチャー
ト、第４図は従来のマイクロプロセッサシステムを示す
ブロック図、第５図はその要部を示すブロック図である
。 １はマイクロプロセッサ、５は入出力装置（ＣＲＴデイ
スプレィ）、６は入出力装置（キーボード）、７は入出
力装置（プリンタ）、９は入出力装置（伝送インタフェ
ース）、１１は補助メモリ、１２．１３はメモリユニッ
ト、１４．１５はスイッチ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第１ＷＪ の 第６図
システムを示すブロック図、第２図はその要部の詳細を
示すブロック図、第３図はその動作を示すタイムチャー
ト、第４図は従来のマイクロプロセッサシステムを示す
ブロック図、第５図はその要部を示すブロック図である
。 １はマイクロプロセッサ、５は入出力装置（ＣＲＴデイ
スプレィ）、６は入出力装置（キーボード）、７は入出
力装置（プリンタ）、９は入出力装置（伝送インタフェ
ース）、１１は補助メモリ、１２．１３はメモリユニッ
ト、１４．１５はスイッチ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第１ＷＪ の 第６図
Claims (1)
- マイクロプロセッサと、このマイクロプロセッサに接続
された入出力装置とを備え、前記マイクロプロセッサが
前記入出力装置に入出力されるデータの転送を行うマイ
クロプロセッサシステムにおいて、前記マイクロプロセ
ッサと前記入出力装置との間に、前記入出力されるデー
タを一時記憶する補助メモリを配置するとともに、前記
補助メモリのデータ更新を切り換えるスイッチを設けた
ことを特徴とするマイクロプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171588A JPH01226065A (ja) | 1988-03-07 | 1988-03-07 | マイクロプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171588A JPH01226065A (ja) | 1988-03-07 | 1988-03-07 | マイクロプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01226065A true JPH01226065A (ja) | 1989-09-08 |
Family
ID=12894586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5171588A Pending JPH01226065A (ja) | 1988-03-07 | 1988-03-07 | マイクロプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01226065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535667A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | サイクリツクデータ送出装置 |
| JP2010026741A (ja) * | 2008-07-18 | 2010-02-04 | Mimaki Engineering Co Ltd | データ転送方法及びデータ転送装置 |
-
1988
- 1988-03-07 JP JP5171588A patent/JPH01226065A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535667A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | サイクリツクデータ送出装置 |
| JP2010026741A (ja) * | 2008-07-18 | 2010-02-04 | Mimaki Engineering Co Ltd | データ転送方法及びデータ転送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01226065A (ja) | マイクロプロセッサシステム | |
| US5615104A (en) | Monitoring method and apparatus using a programmable logic controller | |
| JPH0816220A (ja) | プログラマブルシーケンスコントローラ | |
| JP3189417B2 (ja) | 生産管理装置 | |
| JPH01244502A (ja) | Ｐｃのプログラム表示方式 | |
| JPH09200976A (ja) | 電力系統監視装置 | |
| JPS60200334A (ja) | 電子計算機システムの表示装置 | |
| JPH0215355A (ja) | コンピュータ表示システム | |
| JPH01302416A (ja) | コンピュータ出力データ切換装置 | |
| JPH064310A (ja) | 複数オペレーティングシステム切換え方式 | |
| JPH06242908A (ja) | コンピュータ・システム | |
| JPH03131898A (ja) | 表示システム | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPS63293631A (ja) | 画面分割制御装置 | |
| JPH0769200B2 (ja) | 産業用監視制御装置 | |
| JPH0317702A (ja) | 計算機構成制御装置 | |
| JPH03107193A (ja) | プロセスデータ表元装置 | |
| JPH03268155A (ja) | 入力装置制御方式 | |
| JPS6167109A (ja) | プログラマブルコントロ−ラの簡易モニタ装置 | |
| JPH0118453B2 (ja) | ||
| JPS63100534A (ja) | マルチジヨブにおける画面切換システム | |
| JPH05333832A (ja) | ビデオ信号の選択表示方式 | |
| JPH0293926A (ja) | 画面制御方式 | |
| JPH0469904B2 (ja) | ||
| JPS61256433A (ja) | Ｃｒｔ表示制御装置 |