JPS60251439A - 選択的多岐分岐回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　産業上の利用分野 本発明は高級言語マシンの如き情報処理装置に係り、特
に多岐分岐処理において、分岐先アドレスを選択的に変
更することにより、ファームウェアレベルのプログラム
の作成を容易に、且つ柔軟にする選択的多岐分岐回路に
関する。

最近の高級言語マシン（例えば、ＬＩＳＰマシン）にお
ける特徴的な機能の１つとして、タグアーキテクチャが
ある。

該タグアーキテクチャは、データにタグを付けて、デー
タのタイプを示す機能である。

従って、かかるタグアーキテクチャを採用している情報
処理装置においては、該データのタグを見てデータのタ
イプを判定し、該データのタイプによって多岐分岐を行
うことが良く行われている。

この場合、該タグアーキテクチャに適応したハードウェ
ア構成が要求される。

（ｂｌ　従来の技術 従来の多岐分岐方式においては、分岐条件によって分岐
先が固定されていた。

第２図は、従来の一般的な情報処理装置の多岐分岐回路
を示したもので、３はマルチプレクサ（ＭＰＸＩ）、　
４はデータレジスタ、５は加算器（ＡＤＤ）、　６はマ
ルチプレクサ（ＭＰＸ２）　、　７はプログラムカウン
タ（ＰＣ）である。

従来方式で多岐分岐命令を実行する場合には、該命令の
実行に先立って、特定の命令によって、上記データレジ
スタ４に前記タグ付きのデータを設定し、多岐分岐命令
を実行する時に、該データのタグ（例えば、４ビツトの
タグの場合には、１６通りの多岐分岐ができる）値を、
マルチプレクサ（ＭＰＸＩ）　３を通して加算器（八〇
〇）　５に入力し、現在実行している命令のアドレスを
示しているプログラムカウンタ（ＰＣ）　７に加算して
、該タグ値が示す多岐分岐先の１つに固定的に分岐して
いた。

尚、本図において、マルチプレクサ（ＭＰＸ２）６に入
力されている分岐先アドレスは１分岐命令を実行した時
に入力される分岐先アドレスである。・（Ｃ１発明が解
決しようとする問題点 前記の高級言語マシンにおいては、該高級言語で記述さ
れているプログラムをファームウェア等によって、直接
処理する必要がある。

又、タグ付きデータに対しては、該データのタイプによ
って、処理内容を変えるのが普通である。

従って、該高級言語マシンにおけるハードウェア構成（
即ち、ファームウェアによるインタプリタ）は、できる
限り処理されるデータのタイプ（タグによって決まる）
が、アセンブルリストレベルで明確に示されることが要
求される。

然して、上記の説明から明らかな如く、従来の多岐分岐
方式では、分岐先が固定されていた為に、■プログラム
の作成形式が固定されてしまい、プログラムの作成に柔
軟性が欠けると云う問題点と、■処理したいデータ以外
のタイプについても、アセンブルリストレベルでは、記
述しなければならないと云うことから、場合分けが煩雑
になると云う問題点と、■処理したいデータ以外のタイ
プのデータ処理についても、アセンブルリストレベルで
は記述されている為、該アセンブルリストレベルを見た
時、どのタイプのデータを処理しようとしているのかが
読み難い為に、当該プログラムの保守性を低下させ、■
更にメモリ量を増大させると云う問題点があった。

本発明は上記従来の欠点に鑑み、多岐分岐処理において
、プログラム（ファームウェア）毎に分岐先アドレスを
選択的に切り替える機能を備えることにより、プログラ
ム（ファームウェア）の作成、並びに保守性を容易にし
、更にメモリ量を削減する方法を提供することを目的と
するものである。

（ｄｌ　問題点を解決する為の手段 そしてこの目的は、現在実行中の命令のアドレスを与え
るプログラムカウンタと、複数種類にグループ化された
多岐分岐先アドレスを格納するメモリと、該メモリにア
ドレスを与えるアドレスレジスタと、該アドレスレジス
タにアドレスを設定する第１の手段と、該手段によって
設定されたアドレスによって選択された上記多岐分岐先
アト°レスの１つを選択する為のデータを設定するデー
タレジスタに、データを設定する第２の手段とを設け、
上記第１の手段で選択した多岐分岐先アドレスの１つを
、第２の手段で設定したデータの一部。

又は全部を用いて選択し、該選択された分岐先アドレス
と、上記プログラムカウンタの値とを加算したアドレス
に分岐する機能を備える方法を提供することによって達
成される。

！ｅ）　作用 即ち、本発明によれば、多岐分岐処理において、プログ
ラム毎に分岐先アドレスを選択的に切り替える機能を備
え、柔軟な多岐分岐が可能であるので、アセンブルリス
トで読むことができるファームウェアレベルのプログラ
ムの作成、並びに保守性を容易にし、更にメモリ量を削
減させることができる効果がある。

（ｆ）　実施例 ′　以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例をブロック図で示したもので
あり、４〜７は第２図で説明した従来方式の機能ブロッ
クと同じものであり、１，２が本発明を実施するのに必
要な機能ブロックで、１は後述するメモリ２にアドレス
を与えるアドレスレジスタで、このアドレスレジスタｌ
に任意のアドレスを設定することにより、選択的に一連
の分岐アドレスを格納したり、読み出したりすることが
できる。２は幾種類かの一連の多岐分岐先アドレス（相
対アドレス）を格納しているメモリである。３゛は第２
図で説明したマルチプレクサ（ＭＰＸＩ　）と同等機能
のマルチプレクサ（ＭＰＸ３）で、順次実行（＋１加算
による）と多岐分岐実行とを選択し、多岐分岐の場合に
はデータレジスタ４のデータの一部（例えば、タグ部）
、又は全体を用いて、メモリ２からの出力である一連の
多岐分岐先アドレスから一つを選択するように動作する
。

先ず、本発明を実施する場合には、プログラム毎に、特
定のレジスタ設定命令を用いて、アドレスレジスタ１に
当該プログラムで実行する多岐分岐命令に必要な多岐分
岐先アドレスが格納されているメモリ２のアドレスを設
定し、次に上記と同じレジスタ設定命令を用いて、デー
タレジスタ４にメモリ２から読み出した一連の多岐分岐
先アドレスの一つを選択する為のタグ付きデータを設定
する。

この後で、多岐分岐命令を実行すると、アドレスレジス
タ１に設定されているアドレスに従って読み出された一
連の多岐分岐先アドレスを、データレジスタ４のタグ部
の内容に従って、マルチプレクサ（ＭＰＸ３）　３°で
選択し、加算器（ＡＤＤ）５に送出する。

加算器（ＡＤＤ）５においては、マルチプレクサ（ＭＰ
Ｘ３）　３’の出力データ　（相対アドレス）と、プロ
グラムカウンタ　（ＰＣ）　７の出力（現在実行中の命
令のアドレス）とを加算して、マルチプレクサ（ＭＰＸ
２）　６に送出する。

マルチプレクサ（ＭＰＸ２）　６においては、加算器（
ＡＤＤ）５の出力を選択してプログラムカウンタ　（Ｐ
Ｃ）７に送出する。

その結果、プログラムカウンタ（ＰＣ）　７は、現在実
行中の命令のアドレスに、マルチプレクサ（ＭＰＸ３）
　３°で選択された相対アドレスを加算したアドレスと
なり、上記アドレスレジスタ１．及びデータレジスタ４
の指定した多岐分岐が実行できることになる。

（ａ　発明の効果 以上、詳細に説明したように、本発明の選択的多岐分岐
回路は、アドレスレジスタ１と、データレジスタ４に対
して、実行するプログラム（ファームウェア）毎に、特
定の値が設定されるので、それぞれのプログラム（ファ
ームウェア）が処理するデータに対応した多岐分岐が実
行でき、柔軟な多岐分岐処理が可能となる為、アセンブ
ルリストレベルでのプログラムの作成が容易になり、且
つプログラム量（ファームウェア量、即ちメモリ量）を
減少させることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例をブロック図で示した図。 第２図は従来方式による多岐分岐回路をブロック図で示
した図である。 図面において、 １はアドレスレジスタ、２はメモリ。 ３はマルチプレクサ（ＭＰＸＩ）　。 ３゛はマルチプレクサ（ＭＰＸ３）　。 ４はデータレジスタ、　５は加算器（八〇〇）　。 ６はマルチプレクサ（月ＰＸ２）　。 ７はプログラムカウンタ　（ＰＣ）　。 をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. 情報処理装置において、現在実行中の命令のアドレスを
   与えるプログラムカウンタと、複数種類にグループ化さ
   れた多岐分岐先アドレスを格納するメモリと、該メモリ
   にアドレスを与えるアドレスレジスタと、該アドレスレ
   ジスタにアドレスを設定する第１の手段と、該手段によ
   って設定されたアドレスによって選択された上記多岐分
   岐先アドレスの１つを選択する為のデータを設定するデ
   ータレジスタに、データを設定する第２の手段とを設け
   、上記第１の手段で選択した多岐分岐先アドレスの１つ
   を、第２の手段で設定したデータの一部、又は全部を用
   いて選択し、該選択された分岐先アドレスと、上記プロ
   グラムカウンタの値、とを加算したアドレスに分岐する
   機能を備えたこと