JPH01304538A - スタツク制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御の情報処理装置に関し
、特にサブルーチンコール時のアドレスのスタック制御
方式に関する。

〔従来の技術〕

従来サブルーチンコール命令を実行する場合、戻リアド
レスをアドレススタックレジスタに格納し保持していた
。そしてサブルーチンの終わりでリターン命令を実行す
るときスタックされている前記戻リアドレスをアドレス
スタックレジスタより取出して、次に実行するマイクロ
プログラムのアドレスとして使用していた。

この方式では高速なサブルーチンコールが行えるが、サ
ブルーチンコールの多重度を増やすとそれに比例してア
ドレススタックレジスタの数も増やす必要があり、ハー
ドウェアが増加して高価なものとなる問題点がある。

一方、マイクロプログラムのサブルーチンコールの多重
度を制限なく行うものてしては、特開昭６２−２２１０
３５号公報に示されている様に、サブルーチンコール命
令実行時に戻リアドレスに分岐する分岐命令をサブルー
チン内に書込む方式がある。該方式ではサブルーチンの
最終ステップで前記書込んだ分岐命令を実行してリター
ンする。

〔発明が解決しようとする課題〕

該方式ではマイクロプログラム実行中にマイクロプログ
ラムを格納している制御メモリを書きかえることが必要
なため、読出し専用メモリ素子（ＲＯＭ）により構成さ
れた制御メモリには適用できないという問題点がある。

さらにサブルーチンコール時には、制御メモリ書きかえ
によるメモリ書込み時間が必ず余分に必要となり高速な
サブルーチンコールができないという問題点がある。

本発明の目的は、マイクロプログラムを格納する制御メ
モリが読出し専用メモリ素子で構成された情報処理装置
においても、サブルーチンコールの多重度を従来に比べ
格段に増やすことを可能とし、一方前記多重度が少ない
範囲ではサブルーチンへの分岐を高速に行うスタック制
御方式を提供することにある。

〔課題を解決するための手段〕 上記目的は、サブルーチンコール命令実行時にサブルー
チンからの戻リアドレスを保持するアドレススタックレ
ジスタと、該アドレススタックレジスタが全部使用中で
あることを検出する手段と、前記アドレススタックレジ
スタが全部使用中の時に、新たにサブルーチンコール命
令及び該サブルーチンコール命令と対になるリターン命
令を実行する場合にはマイクロプログラムのアドレスレ
ジスタに特定の値を設定する手段とにより、達成される
。

〔作用〕

前記アドレススタックレジスタに空がある場合、サブル
ーチンコール命令を実行する度にサブルーチンからの戻
リアドレスがアドレススタックレジスタに順に格納され
、保持される。そしてリターン命令が実行される度にア
ドレススタックレジスタを逆順に参照して戻リアドレス
を取出し、マイクロプログラムのアドレスレジスタに設
定する。

アドレススタックレジスタへの格納、取出しは、それぞ
れサブルーチンコール命令またはリターン命令の一部と
して行われ、１マシンサイクル内で終了するためサブル
ーチンコールは高速に行える。

一方アドレススタックレジスタが全部使用中の状態で更
にサブルーチンコール命令を実行する場合には、前記ア
ドレススタックレジスタが全部使用中であることを検出
する手段からの信号により、前記アドレスレジスタに特
定の値を設定する手段がはたらきマイクロプログラムは
特定アドレスに分岐する。該特定アドレスから始まるマ
イクロプログラムは、サブルーチンコールの戻リアドレ
スを１例えば主記憶装置に退ひして、サブルーチン入口
に分岐する。そして該サブルーチンの最終ステップでリ
ターン命令を実行する時には、退ひしておいた戻りアト
スレを前記主記憶装置等から読出して該戻リアドレスへ
分岐することによりサブルーチンからのリターンを行う
。このようにしてアドレススタックレジスタの数に関り
なくサブルーチンコールが可能となる。

〔実施例〕

以下、本発明の一実施例を図面により詳細に説明する。

第１図は本発明の一実施例のブロック図である。

９はマイクロプログラムを格納した制御メモリである。

１はマイクロプログラムの次アドレスレジスタであり、
当該アドレスレジスタ１に対応するマイクロ命令が制御
メモリ９がら読出され、マイクロ命令レジスタ１ｏに設
定される。

２はマイクロプログラムの現在アドレスレジスタであり
次アドレスレジスタ１の遅れを保持する。

該現在アドレスレジスタの値が＋１回路８により毎サイ
クル加算された後セレクタ１３を経由して再び次アドレ
スレジスタ１に設定されることによリアドレスの歩進が
行われる。

１６はマイクロ命令中の分岐先アドレス部であり、サブ
ルーチンコール命令等の分岐マイクロ命令を実行する時
は該分岐先アドレス部１６がセレクタ１３を経由して次
アドレスレジスタ１に設定され分岐が行われる。

５はカウンタであり、０〜Ｆまでのイ直を持つ。カウン
タ５はサブルーチンコール命令実行時に＋１され、リタ
ーン命令実行時に−１される。初期値はＯである。３，
４はサブルーチンコール時の戻リアドレスを退避すアド
レススタックレジスタである。戻リアドレスはサブルー
チンコール命令に対応する現在アドレスレジスタ２に＋
１した値である。サブルーチンコール命令実行時に、カ
ウンタ５の値が０ならばアドレススタックレジスタ３に
、又、カウンタ５の値が１ならばアドレススタック４に
それぞれ戻リアドレスが格納される。リターン命令実行
時には、カウンタ５の値が１ならば７１ヘレススタツク
レジスタ３が、またカウンタ５の値が２ならばアドレス
スタックレジスタ４がそれぞれセレクタ１３を経由して
次アドレスレジスタ１に設定されリターンする。

６は比較器であり、カウンタ５の値が１より太きいに場
合にコールオーバフロー信号１５を出力し、２より大き
い場合にリターンオーバフロー信号１８を出力する。該
コールオーバフロー信号１５が出力されている状態でサ
ブルーチンコール命令実行時、あるいはリターンオーバ
フロー信号１８が出力されている状態でリターン命令を
実行する時には、セレクタ制御回路７により、次アドレ
スレジスタ１にそれぞれ１００番地あるいは１０１番地
が設定される。

１２は分岐アドレス保持レジスタであり、サブルーチン
コール命令実行時に分岐先アドレス部１６の値を格納す
る。１４はセレクトである。

１７は戻リアドレス保持レジスタであり、サブルーチン
コール命令実行時に現在アドレスレジスタ２に＋１した
値を格納する。

１］はローカルメモリであり、マイクロプログラムによ
り自由に書込み、読出しができる。

次に第３図に示す如くサブルーチンコールが実行された
場合の動作例を説明する。

ルーチンＡがａ番地にてルーチンＢをコールするとカウ
ンタ５の値がＯなのでアドレススタック３に（α＋１）
番地が設定され、その後カウンタ５の値が１になる。同
様にルーチンＢがｂ番地にてルーチンＣをコールすると
、アドレススタック４に（ｂ＋１）番地が設定された後
カウンタ５の値が２になりコールオーバフロー信号１５
が出力される。この状態でルーチンＣがＣ番地にてルー
チンＤをコールすると、カンウンタ５の値が３になり分
岐アドレス保持レジスタ１２にはＣ○番地が格納され、
戻リアドレス保持レジスタ１７には（Ｃ＋１）番地が格
納される。同時にマイクロプログラムは１００番地に分
岐する。そして第２図（ａ）に示すマイクロプログラム
が実行される。

この結果ローカルメモリ１１のα番地に（Ｃ＋１）番地
が格納され、分岐アドレス保持レジスタ１２の値に従い
ルーチンＤに分岐する。同様にルーチンＤがｄ番地にて
ルーチンＥをコールするとカウンタ５の値が４になり、
ローカルメモリ１１の（α＋１）番地に、（ｄ＋１）番
地が格納されルーチンＥに分岐する。その後ルーチンＥ
の最終ステップでリターン命令を実行時に、カウンタ５
の値が４のためリターンオーバフロー信号１５によりマ
イクロプログラムは１０１番地に分岐する。

カウンタの値は３になるそして第２図（ｂ）に示すマイ
クロプログラムが実行される。すなわちローカルメモリ
１１の（α＋１）番地に格納されていた（ｄ＋１）番地
が、分岐アドレス保持レジスタ１２及びセレクタ１３を
経由して次アドレスレジスタ１に設定される。この結果
マイクロプログラムは（ｄ＋１）番地へ分岐してルーチ
ンＤヘリターンする。ルーチンＤの最終ステップのリタ
ーン命令も上記と同様に実行される。この時カウンタ５
の値は２になるのでリターンオーバフロー信号１８は出
力されなくなる。さらにルーチンＣでリターン命令を実
行すると、リターンオーバフロ信号１８が出力されてい
ないため、アドレススタックレジスタ４の値がすぐさま
次アドレスレジスタ１に設定されてルーチンＢにリター
ンする。ルーチンＢからＡへのリターンも同様にしてア
ドレススタックレジスタ３の値により行う。

本実施例によれば、アドレススタックレジスタを２個具
備しているため多重度２までのサブルーチンコールを高
速に行える効果がある。また、ローカルメモリの値がセ
レクタ１４及び分岐アドレス保持レジスタ１２を経由し
て次アドレスレジスタ１に設定できるため、ＬＳの値に
より任意アドレスへの分岐が可能となる効果がある。

〔発明の効果〕

本発明によれば、マイクロプログラムをかきかえること
なくサブルーチンコールの多重度を増加させるため、制
御メモリが読出し専用メモリ素子で構成された情報処理
装置にも適用可能である。

また、アドレススタックレジスタをも備えておりサブル
ーチンコールの多重度がアドレススタックレジスタが使
用可能な範囲では高速なサブルーチンコールを可能にし
ている。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は実施例におけるサブルーチンコール及びサブル
ーチンからのリターンを行うマイクロプログラムの流れ
図、第３図は実施例のサブルーチンコールの状態遷移を
示す説明図、第４図は実施例のタイムチャートである。 １・・・次アドレスレジスタ、２・・現在アドレスレジ
スタ、３・・・アドレススタックレジスタ、４・・アド
レススタックレジスタ、５・・・カウンタ、６・・・比
較器、９　・制御メモリ、１０・・マイクロ命令レジス
タ、１１・・ローカルメモリ、１２・・分岐アドレス保
持レジスタ、１３・・セレクタ、１７・・戻リアドレス
保持レジスタ。 〉ジ２目（ｄ）　　　　　　　　　　　　発２圀（る）
発り目 こｕ−ｒ　　　［ν］　　　　　　　　　　口　　　　
　　　　　　［≧］　　　　　　　　　　ロ　　　　　
　　　　　［セ］団　し ゛″′■′ ■門圏 Ｅ３Ａロ匡コＦ田 Ｍロ区ロ因■

Claims (1)

【特許請求の範囲】
1. １、マイクロプログラムを格納する制御メモリと、前記
   制御メモリの読出しアドレスを保持する制御メモリアド
   レスレジスタと、該制御メモリアドレスレジスタの入力
   となり、サブルーチンからの戻リアドレスを保持するア
   ドレススタックレジスタとを具備してなる情報処理装置
   において、前記アドレススタックレジスタの全部が使用
   中である事を検出する手段と、前記アドレススタックレ
   ジスタの全部が使用中である時に、新たにサブルーチン
   コール命令を実行する場合には前記制御メモリアドレス
   レジスタに特定の値を設定する手段とを設けたことを特
   徴とするスタック制御方式。