JPS6175930A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ処理装置に使用されるマイクロプログラ
ム制御装置に関し、特に処理情報の内容に応じてマルチ
ブランチを行うマルチブランチ制御方式に関する。

（従来の技術） 第２図は、従来技術によるｉイクログログラム制御装置
の一列を示すブロック図である。第２図において１はプ
ロセサ、２はＰＲＯＭ、３はマイクロプログラム記憶装
置、４はシーケンフ゛、５はセレクタ、６はパイプライ
ンレジスタ、１０は内部バス、１１．１２は第１および
第Ｎの周辺制御装置である。

第２図において、プロセサ１はマイクロ命令を解読して
実行するものである。マイクロプログラム記憶装置３は
マイクロ命令を格納するためのメモリ、パイプラインレ
ジスタ６はマイクロプログラム記憶装置３の内容を読出
し、一時的に格納するためのレジスタ、シーケンサ４は
マイクロ命令を格納しているマイクロプログラム記憶装
置３のメモリアドレスを制御するためのものである。Ｐ
ＲＯＭ２は周辺制御部１１１２からの処理要求にもとづ
き、当該処理要求情報の内容によってマルチブランチを
実行するために使用するもので、あらかじめブランチア
ドレスが書込まれている読出し専用メモリである。ＰＲ
ＯＭ２は周辺制御部１１．１２の種類により分割して使
用され、ＰＲＯＭアドレスの上位ビットによって周辺制
御部１１．１２の種類を指定し、下位アドレスビットに
よって当該処理要求情報の内容を指定する。周辺制御部
１１．１２はマイクロプログラムによプ多重処理を実行
するように構成されたものでおる。

セレクタ５はシーケンサ４に入力されるテスト条件やブ
ランチ７ドレスを選択するためのものである。

第２図において、内部バス１０はプロセッサ１と、概１
の周辺制御部１１および第Ｎの周辺制御部１２と、ＰＲ
ＯＭ２のアドレスラインとに接続されている。周辺制御
部１１．１２からの処理要求によってマイクロプログラ
ムの実行が開始されるが、プロセサ１は周辺制御部１１
．１２に対してコマンドを送出し、割込み情報、制御情
報、およびステータス情報を読取り、その情報内容のビ
ット配列を編集する。特に、周辺制御部１１゜１２に市
販のＬＳＩを使用している場合には、各情報のビット配
列が雑多であるため、編集にもＡＮＤ、ＯＲ，シフト、
あるいはマスクのようなマイクロ命令を実行する必要が
ｓｂ、このために多くのステップ数を必要としていた。

しかし、ブランチアドレスを読出すためには唯一のＰＲ
ＯＭ２が配置されているにすぎないため、周辺制御装置
Ｉｔ、１２の処理要求の種類によってはＰＲＯＭ２を分
割して使用する必要があった。したがって、この分割に
ＰＲＯＭ２の上位ビットを割当て、上記情報の編集後に
プロセサ１によって処理要求を送出している周辺制御部
の識別ビットを付加し、ＰＲＯＭ２のアドレスを生成し
ていた。そこで、内部バス１０を介してＰＲＯＭ２にア
ドレシングＬ、、ＰＲＯＭ２よシブランチアドレスを読
出し、セレクタ５を介してシーケンサ４にこれを入力し
てマイクロプログラムのマルチブランチを実行していた
。

（発明が解決しようとする問題点） 従来のマイクロプログラム制御装置では、マイクロプロ
グラムのマルチブランチにおいて周辺制御部よシブラン
チ情報を読取り、その情報を編集し、周辺制御の種類に
対応してＰＲＯＭアドレスを生成しておき、当該アドレ
スを指定した時にＰＲＯＭからの出力データをブランチ
アドレスとして使用していたため、必要なマイクロプロ
グラムのステップ数が多く、処理時間が長いという欠点
がめった。したがって、上記従来装置では高速処理のた
めのマルチブランチ制御方式を実現できないという欠点
があった。

本発明の目的は、マイクロプログラム制御装置における
マルチブランチ制御方式を実現するに際して周辺制御部
に少なくとも１個のＰＲＯＭを具備し、当該ＰＲＯＭに
はあらかじめ当該周辺制御部の処理に必要なブランチア
ドレスを書込んでおくと共に、ブランチアドレスの生成
に必要な情報を常にレジスタ群に格納しておき、当該レ
ジスタ群によ！ｌＰＲＯＭをアドレシングしてプロ化す
からの１ランチアドレス要求コマンドに応答して直ちに
ブランチアドレスを内部バスに出力できるように制御す
ることにより上記欠点を除去し、マイクロプログラムの
ステップ数を減じて処理時間を短縮できるように構成し
たマイクロプログラム制御装置を提供することにある。

（問題点を解決するための手段） 本発明によるマイクロプログラム制御装置は、内部バス
を介してマイクロプログラムによる制御を実行するため
のプロセサと、複数の周辺制御部と、内部バスからのブ
ランチアドレスを一時的に格納するためのブランチアド
レスレジスタと、マイクロプログラムを格納するための
マイクロプログラム記憶装置と、マイクロプログラム記
憶装置の当該アドレスを制御するためのシーケンサと。

プロセサおよびブランチアドレスレジスタからシーケン
サ）の入力条件を選択するためのセレクタと、マイクロ
プログラム記憶装置の内容を読出して一時的に格納する
ためのパイプラインレジスタとを具備して構成したもの
でおる。

本発明において、複数の周辺制御部のそれぞれは、レジ
スタ群と、ＰＲＯＭと、デコーダとを具備して構成した
ものでおる。

レジスタ群は、上記マルチブランチ制御に必要な少なく
とも２項目以上の最新情報を格納するためのものである
。

ＰＲＯＭは、レジスタ群によって指定されたアドレス情
報に対応してブランチアドレスを内部バスへ送出するた
めのものである。

デコーダは、プロセサから内部バスを介して送出された
コマンドを解読してＰＲＯＭに与えるためのものでめる
。

（実施例） 次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図は、本発明によるマルチブランチ制御方式を実現
したマイクロプログラム制御装置の一実施［Ｐｌを示す
ブロック図でめる。

第１図において、１はプロセサ、６は１イクロプログラ
ム記憶装置、４はシーケンサ、５はセレクタ、６はパイ
プラインレジスタ、７はブランチアドレスレジスタ、１
０は内部ハス、１１．１２はそれぞれ第１および第Ｎの
周辺制御部である。

また、周辺制御部１１．１２において、１１１゜１２１
はそれぞれＰＲＯＭ、１１２．１２２はそれぞれデコー
ダ、１１３，１２３はそれぞれ第１のレジスタ、１１４
．１２４はそれぞれ第２のレジスタ、１１５，１２５は
それぞれ第３のレジスタでおる。プロ化ｆ’１と、マイ
クロプログラム記憶装置３と、セレクタ５と、シーケン
ｖ４と、パイプラインレジスタ６とは従来技術における
ものと同様なものである。ブランチアドレスレジスタ７
は、周辺制御部１１．１２よシ内部バス１０に出力され
るブランチアドレスを一時的に格納するためのものでろ
る。周辺制御部１１．１２はそれぞれ第１のレジスタ１
１３，１２６と、第２のレジスタ１１４，１２４と、第
３のレジスタ１１５゜１２５と、ＰＲＯＭｌｌ　１．１
２１と、デコーダ１１２．１２２とを具備したものであ
る。第１のレジスタ１１３．１２３はそれぞれ割込み情
報を格納するためのレジスタ、第２のレジスタ１１４゜
１２４はそれぞれ制御情報を格納するためのレジ−。

スタ、第３のレジスタ１１５，１２５はそれぞれステー
タス情報を格納するためのレジスタでるる。

ＰＲＯＭｌ　１１．１２１ではそれぞれ第１〜第３のレ
ジスタ１１６〜１１５．１２３〜１２５にもとづいてア
ドレスが選択される。ＰＲＯＭ１１１゜１２１にはあら
かじめ上記処理内容に応じてマイクロプログラムをブラ
ンチするためのアドレスを書込んでおく。デコーダ１１
２，１２２はそれぞれプロセサ１からのブランチアドレ
ス読取り命令をデコードし、それぞれＰＲＯＭｌｌｌ、
１２１をイネーブルするためのものである・ 第１図において、周辺制御部１１．１２のいずれか１個
所から処理要求が内部バヌ１０を介してシーケンサ４に
与えられる。プロセサ１は処理要求を検出してブランチ
し、アドレスラインを読取り処理要求を送出している周
辺制御部を決定し、当該周辺制御部に対してブランチア
ドレスを読取るためのコマンドを発行する。一方、周辺
制御部１１１２は最新のブランチ情報を得るため、常時
、第１〜第８のレジスタ１１３〜１１５．１２３〜１２
５に割込み情報、制御情報、ならびにステータス情報を
格納しておく。あらかじめブランチ情報の内容に応じて
ブランチ先アドレスを書込んであるＰＲＯＭ１１１，１
２１の７ドレスラインには内部バスを接続しておく。プ
ロセサ１からのブランチアドレスを読取るため、コマン
ドをデコーダ１１２．１２２で解析してＰＲＯＭｌ　１
１　。

１２１をイネーブルする。ＰＲＯＭｌ　１１　。

１２１がイネーブルされると、ブランチアドレスは内部
バス１０に出力され、ブランチアドレスレジスタ７にセ
ットされる。次に、プロセサ１がブランチ命令を実行す
ると、セレクタ５を選択してシーケンサ４にブランチア
ドレスを取込み、マイクロプログラムのブランチを実行
する。

（発明の効果） 以上説明したように本発明では、周辺制御部の内部にあ
らかじめブランチアドレスを書込んでおくと共に、処理
内容情報を格納しておいてアドレシングを常時行うこと
により、プロセサからのコマンドに対して直ちに内部バ
スにブランチアドレスを出力でき、最小ステップ数のマ
イクロ命令でマルチブランチが可能とな夛、マイクロプ
ログラム処理の性能をめげることができるという効果が
ある。

【図面の簡単な説明】

第１図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図でおる。 第２図は、従来技術によるマイクロプログラム制御装置
の一例を示すブロック図でらる。 １１Ｉ・・プロセサ ２．１１１，１２１−・・ＰＲＯＭ ろ・・・マイクロプログラム記憶装置 ４・・・シーケンサ ５０．・セレクタ ６・・・バイグラインレジスタ ７・・・ブランチアドレスレジスタ １０・・・内部バス １１２．１２２・・・デコーダ １１３〜１１５，１２３〜１２５・−レジスタ特許出題
入　日本電気株式会杉

Claims (1)

【特許請求の範囲】
1. 内部バスを介してマイクロプログラムによる制御を実行
   するためのプロセサと、複数の周辺制御部と、前記内部
   バスからのブランチアドレスを一時的に格納するための
   ブランチアドレスレジスタと、前記マイクロプログラム
   を格納するためのマイクロプログラム記憶装置と、前記
   マイクロプログラム記憶装置の当該アドレスを制御する
   ためのシーケンサと、前記プロセサおよび前記ブランチ
   アドレスレジスタから前記シーケンサへの入力条件を選
   択するためのセレクタと、前記マイクロプログラム記憶
   装置の内容を読出して一時的に格納するためのパイプラ
   インレジスタとを具備して構成したマイクロプログラム
   制御装置であつて、前記複数の周辺制御部のそれぞれが
   前記マルチブランチ制御に必要な少なくとも２項目以上
   の最新情報を格納するためのレジスタ群と、前記レジス
   タ群によつて指定されたアドレス情報に対応して前記ブ
   ランチアドレスを前記内部バスへ送出するためのＰＲＯ
   Ｍと、前記プロセサから前記内部バスを介して送出され
   たコマンドを解読して前記ＰＲＯＭに与えるためのデコ
   ーダとを具備して構成したことを特徴とするマイクロプ
   ログラム制御装置。